Data Converters by Franco Maloberti

电流源DAC AD5420和Arduino UNO

使用3.3V电源供电的现代逻辑系统有时运行在工业环境，可能需要±10V的电压驱动，例如PLC、发送器、电机控制等。满足这一需求的一种方法是选择能够提供±10V电压摆幅的DAC，但更好的方法是使用3.3V的DAC，然后将其输出放大到±10V，理由是: 3.3V DAC比±10V DAC具有更高的逻辑完整性。 3.3V DAC具有更高速率的逻辑接口，可以解脱微控制器部分任务使其处理其它工作。 DAC有可能集成在一个大规模、3.3V供电的芯片内(如微控制器)，无法提供±10V输出摆幅。 外部负载可能要求一定的输出电流驱动，或驱动容性负载，而±10V DAC无法达到这一需求。

DAC+TIM+DMA STM32 CUBEMX

xmos驱动下载，

DAC的底噪收到采样时钟，自身热噪，数字躁底等共同作用。这里想通过实验查看数字躁底对DAC底噪的影响，特别是在LTE系统，系统指标要求没有GSM严苛的情况下，是不是可以降低数字链路的位宽，对下行链路处理单元的位宽从16bit降低到更低的bit位宽。

本代码为TI DSP TMS320F280049的DAC代码，有库版本、寄存器版本，2个工程都可以运行，欢迎下载。

云芯 DAC芯片 YD14D250 数据手册,资料网上基本找不到。。

云芯 DAC芯片 YD16D250 数据手册,资料网上基本找不到。。

为了达到高速数/模转换器(DAC)的性能，需要严格满足数字信号的时序要求。随着时钟频率的提高，数字接口的建立和保持时间成为系统设计人员需要重点关注的参数。本应用笔记对建立和保持时间进行详尽说明，因为这些参数与Maxim的高性能数据转换方案密切相关。 　　建立时间(tS)是相对于DAC时钟跳变，数据必须达到有效的逻辑电平的时间。保持时间(tH)则定义了器件捕获/采样数据后允许数据发生变化的时间。图1给出了相对于时钟上升沿的建立和保持时间。特定器件的时钟信号有效边沿可能是上升/下降沿，或由用户选择，例如MAX58?5 16位、500Msps、插值和调制双通道DAC，CMOS输入。 　　采用CM