搜索【VHDL实现】的结果

二进制转换为BCD码的VHDL实现

可以将8位二进制码转换为BCD码（二进制表示为12位）

2020-11-07 14:56:20 764B 二进制 BCD码 VHDL

1

交通灯的VHDL实现

交通灯的VHDL实现的全部代码和工程文件，是实验EDA的必做课题，更改为你想用的接口就可以跟老师交代了。

2020-01-04 03:14:55 908KB 交通灯 VHDL quartusII EDA

1

通信系统中卷积码编解码器的VHDL实现

通信系统卷积编解码关于VHDL实现的具体代码及顶层建模

2020-01-03 11:16:51 779KB 卷积 VHDL

1

AES加密算法的VHDL实现

AES VHDL 毕业设计2个包绝对好用

2019-12-28 17:17:09 1.84MB AES VHDL

1

VHDL实现的数字频率计

VHDL实现的数字频率计，带QUARTUS工程文件，仿真通过，另外可以测试脉宽和占空比

2019-12-21 22:25:53 328KB VHDL 数字频率计

1

音乐播放器的VHDL实现

quartusII下VHDL语言音乐播放器的硬件编程实现，可选择3首音乐中的一首播放，可暂停，是EDA实验的必备资料。

2019-12-21 22:15:13 539KB VHDL 音乐播放器 EDA quartusII

1

以太网控制器的VHDL实现

基于VHDL的以太网控制器实现，可以实现半双工和全双工工作模式。

2019-12-21 22:11:23 879KB 以太网控制器 MAC VHDL

1

VHDL实现一位全加器，并串行实现四位全加器

用VHDL语言编写的一位全加器，并实现四位全加器，串行连接

2019-12-21 22:03:47 213KB VHDL、全加器

1

SPI传输 VHDL实现

SPI 包含了其中各个数据传输模块，在多系统中可进行移植，已经验证过。

2019-12-21 21:58:20 3KB SPI 传输

1

vhdl实现的8位全加器（循环/不循环）

vhdl实现的8位全加器（循环/不循环）vhdl做的一个小玩意

2019-12-21 21:31:36 621KB vhdl

1