我是2014级复旦的研究生。这是一个8位的CPU设计VHDL实现。本CPU基于RISC架构，实现了cpu的基本功能如：加减乘除运算，跳转等。此外，里面有一个17位的ROM区，是存储指令的。你可以写出一段17位的指令代码，并放入ROM区，该CPU即可自动运行出结果。压缩包里是源代码和我们当时的设计要求。本源代码的最后调试时在地址0--17是放入的斐波纳契数字(Fibonacci Numbers)指令。通过modelsim仿真即可看到结果。
2019-12-21 19:42:12
508KB
1
我是2014级复旦的研究生。这是用VHDL语言设计的任意的M乘以N位的乘法器。设计中，被除数和乘数的位数是通过参数来设置的，可由你来修改。我已写好了testbench。可放心使用。
2019-12-21 19:42:12
166KB
1
我是2014级复旦的研究生。这是用VHDL语言设计的任意的M乘以N位的乘法器。设计中，被乘数和乘数的位数是通过参数来设置的，可由你来修改。我已写好了testbench。可放心使用。
2019-12-21 19:42:12
161KB
1
16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，
2019-12-21 19:39:06
427KB
1
FIR滤波器的matlab仿真与VHDL实现说明文档是对“FIR滤波器的matlab仿真实现”和“FIR滤波器的VHDL实现”的配套说明
2019-12-21 19:36:57
525KB
1
本程序是分布式算法实现FIR滤波器的VHDL实现部分，与本程序对应的matlab仿真见“FIR滤波器的matlab仿真”程序，说明文档见“FIR滤波器的matlab仿真与VHDL实现”
2019-12-21 19:36:56
1.68MB
1
Qomputer文件夹下是最终的工程，COMPUTER文件夹下是各个部件的调试及实现，另附上报告一份，方便读者阅读
2019-12-21 19:23:51
4.72MB
1