基于FPGA的半整数分频器的设计.pdf
2021-07-13 19:04:09 187KB FPGA 硬件技术 硬件开发 参考文献
单片机频率计 系统采用单片机+分频模块+整形模块+lcd1602液晶显示+按键设计而成。 频率的测量范围为1Hz—20MHz能测量各种周期信号,能测出正弦波、三角波或方波等波形的频率。通过LCD1602液晶显示屏显示检测到的即时频率数值(最多8位数,单位为Hz)。
2021-07-12 19:04:11 10.7MB 单片机 频率计
倍频和分频 预分频和后分频,详细讲解了他们的关系与区别,很好的资源哦...对于编写单片机和DSP有很大帮助哦...
2021-07-12 17:52:17 17KB 倍频和分频 预分频 后分频
1
如何用触发器搭建一个分频器/计数器,用特殊的循环位移方法来设计序列发生器,从而完成分频。涉及到的知识点:触发器作计数器,如何将信号延迟半个时钟周期
2021-07-10 09:06:54 211KB 数电 fpga/数字IC 秋招 机试
1
电子设计大赛高频组常用17大模块——上限频率高达170MHz的高频可变分频器。
2021-07-07 16:56:40 1000KB 高频
1
奇数、偶数分频非常常用,但是有些时候我们必须使用小数的分频,如何做到?该文章详细讲述了此方法。
2021-07-04 17:05:05 385KB 小数分频技术
1
用74LS90实现信号的三分频,由555产生3kHz信号,在一般的利用常规 计数器 对数字脉冲进 行奇数分频时.即使输入是对称信号,输出也得不到占空比为 50%的分频输出, 其原因是内部触发器采用的是统一的上升沿 (或下降沿 )进行触发。
2021-06-28 11:32:11 127KB 数电课设
1
用Verilog语言描述可变占空比分频器,输入频率自行定义。 通过控制信号Div(2位)选择,Div=00:原频率输出;Div=01:2分频输出;Div=10:3分频输出;Div=11:5分频输出; 使用PMW(2位)信号控制占空比,PMW=00:占空比1:1;PMW=01:占空比1:2;PMW=10:占空比2:1;PMW=11:占空比3:2。
2021-06-23 23:49:26 14KB Verilog 分频器 可变占空比
1
FPGA的VHDL实现 利用d 触发器和反相器时钟频率分频器,并用Modelsim仿真
2021-06-23 09:04:17 101KB FPGA VHDL D触发器 分频器
FPGA的VHDL实现 利用d 触发器和计数器的时钟频率分频器,并用Modelsim仿真
2021-06-23 09:04:17 158KB FPGA VHDL D触发器 分频器