设计内容及要求 1.设计一个4位并行加减法运算电路，输入数为一位十进制数，且作减法运算时被减数要大于或等于减数。 2.led灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。 3.提出至少两种设计实现方案，并优选方案进行设计

数字电路十进制加减法器课程设计 74LS283或者4008， 4个异或门（一片74LS86）（减法）；74LS08，3输入或门（加法）

用Verilog编写的32位加减法器，有nclaunch 仿真功能图，有design_vision 的门级仿真结果，代码提供了两种基础加法器架构：逐位进位加法器和超前进位加法器，值得学习。

东北大学秦皇岛分校的某课程设计，多年不变，内含multisim的模拟仿真图。需要multisim14才能打开。文件直接打开就可以仿真，都是用的芯片，方便连接。。。。。。。。。。。。。。。。。。。。。

1、设计一个能够完成8位补码加减法运算器，采用8位数据总线结进行数据的输入、输出。利用行波（串行）进位的方式，并具备数据锁存功能和溢出判断功能。 2、输入数据为补码，其中高1位为符号位，低7位为数据位，运算结果亦是补码。 3、通过功能选择控制信号M选择运算功能，M=0时，进行加法运算，M=1，进行减法运算； 4、用指示灯或者数码管显示总线上的数据（输入数据、输出数据）。用指示灯或者发光二极管显示溢出判断结果，红灯表示正溢出，黄灯表示负溢出，绿灯表示未溢出正数，蓝灯表示未溢出负数。

课设基本要求：加减运算——从键盘输入一个十进制两位数的加减运算表达式，如6＋67－8＝，编程计算表达式的值，输出十进制结果，＋、－位置任 意。并要求程序能反复执行直道对“还要继续吗？（y/n）”之类的提示回答“n”或“N”为止。 本加减法汇编语言课程设计 是基于DOSBOX环境，其代码由EditPlus编辑，不懂怎么用的可以去我博客看教程。压缩包中的两个asm文件便是由EditPlus导出的，用记事本方式打开便可见源代码，由于用了多文件编辑的方式，所以有两个asm文件。内含课设报告，报告中有各种功能分析及设计流程，最后附有源码。 注：本课设在DOSBOX中可以完美运行，不懂可问，勿乱喷

本次课程设计主要利用计算机组成原理中有关全加器、补码运算电路等理论知识， 并学习使用 QuartusII 软件设计 16 位补码加减运算电路，结合题目设计要求完成运算电 路的设计。

帮助学生掌握一位全加器的实现逻辑，掌握多位可控加减法电路的实现逻辑，熟悉 Logisim 平台基本功能，能在 logisim 中实现多位可控加减法电路。仅供参考

计算机组成原理--8位可控加减法电路设计

华中科技大学计算机组成原理实验，EduCoder平台运算器实验HUST，前五关可直接通关，中国大学mooc里面可以搜到logisim教程哦。