可以自定义数值范围，比如20以内50以内还是100以内等。可以定义生成的行数，默认为100以内，生成30行，正好A4纸打满一页。可以直接打印或是导出为excel表格式。可以选择为两个数的加减混算，还是三个数连加连减混算。

AS3开发的加减法计算器

10以内加减法（一共11套，每套100题）

.circ文件。华中科技大学计算机组成原理实验二运算器实验Logisim源文件，里面有8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已经连接画好了。alu自动测试是100分。

1. 实验目的: (1) 学习二进制加/减法器运算器的原理和设计方法 (2) 掌握灵活运用Verilog HDL语言进行各种描述与建模的技巧和方法 2. 实验要求: (1) 使用结构建模方法来实现加减法器. (2) 课前任务:在Xilink ISE上完成创建工程、编辑程序源代码、编译、综合、仿真、验证,确保逻辑正确性. (3) 撰写实验报告:含程序源代码、激励代码及其仿真波形、综合得到的电路图、实验结果分析以及对本实验的”思考与探索”部分所作的思考与探索.

1. 任意长的整数加减法运算 设计算法，实现一个任意长的整数进行加法、减法运算的演示程序。例如：1234，5123，4512，3451，2345与-1111，1111，1111，1111，1111的加法结果为：0123，4012，3401，2340，1234。基本要求如下： （1）利用链表实现长整数的存储，每个节点含一个整型变量； （2）整型变量的范围：-（2^15 -1）~（2^15 -1）； （3）输入与输出形式每四位一组，组间用逗号分隔开。如：1986,8213,1935,2736,3299； （4）界面友好，每步给出适当的操作提示，并且系统具有一定的容错能力。 至少给出下面的测试数据： （1）0； 0 （2）-2345,6789； -7654,3211 （3）-9999,9999； 1,0000,0000,0000 （4）1,0001,0001； -1,0001,0001 （5）1,0001,0001； -1,0001,0000 （6）-9999,9999,9999； -9999,9999,9999 （7）1,0000,9999,9999； 1

一个很好的加减法运算游戏，帮助我们很好的使用软件。

MFC DLL 动态链接库 实现加减法 程序+文档

Multisim加减法计算器，能够实现30进制的加减法计数，并且一键切换加减法

这是一个4位加减法器，具有在SWORD板上输入输出的能力。需要Xilinx或ISE 14.7进行打开。可以直接在板上运行，通过开关控制输入，并在7段数码管上输出。