多核数字信号处理器(DSP)具有丰富的外设接口，每个外设接口具有各自独立的参考时钟。由于多核DSP具有较快的数据处理能力，对外设接口的时钟要求较高。当多个接口协同工作时，对时钟的同步要求较高。本文介绍了多核数字信号处理器丁MS320C6678的时钟设计，通过时钟芯片CDCM6208提供多路不同工作频率的时钟信号到DSP，文中介绍了时钟芯片的初始化和设置以及详细的软硬件设计方法。

官方英文手册网址http://101.96.10.42/www.ti.com/lit/ug/sprugw0c/sprugw0c.pdf 本文档是对该手册的第九章多核DSP中断使用的中文翻译，翻译流畅准确，可放心使用。

基于EMIF接口的TMS320C6678多核程序自启动设计与实现，验证了可靠性。

（1）新建CCS项目 （2）导入Target 仿真模块 （3）使用调试工具

软件在DSP上开发成熟后,都需要脱离仿真器运行,实现自动加载功能。众所周知,多核DSP的启动与单核启动区别很大,涉及到二级引导和核间中断的问题,针对于此,本文基于TMS320C6670四核DSP,对多核程序加载进行了研究与实现。为了快速生成特定格式的多核镜像,设计了一系列TI工具链用于添加SPI启动参数表、DDR3启动表、程序入口地址以及完成程序内容格式的转换,最终实现了DSP的SPI Nor flash多核启动

高端DSP给大家印象是功耗很高，价位也很高，只能用在一些高端的应用。C665x突破性的意义就在于它高性能、低功耗、低成本及耐低温的特点能够让你不必再妥协！ 下面就让小编为您介绍这款低功耗高性能DSP—C665x，C6678用户不容错过哦！

TL6678ZH-EVM(C6678+ZYNQ)评估板，以其行业领先的多核DSP+多核ARM+FPGA架构，成为了科研机构、高校实验室的新宠

在使用Digital Signal Processor (DSP)芯片进行数字信号处理时，由于数据量大，线程较多，通常采用多片DSP协同处理。本文旨在研究DSP间数据和信息传输的实现，并以三片TI的 TMS320C6474芯片为例，基于SRIO协议，设计一种传输架构，实现了DSP间的数据传输。最终实现DSP间2.520 Gb/s的数据传输速率，为理论值的50.40%，但如果除去线程调度和DSP间同步所用时间，其SRIO接口的数据传输速率可达到3.886 Gb/s，为理论值的77.72%。该设计具有较大的通用性，对其他同类型的芯片间的数据传输设计具有极大的参考性。

书系统介绍了C66x多核软件开发的知识，并基于C6678的设计实例介绍了相关设计经验。系统介绍了C66x DSP器件的基础概念和多核软件设计的基础知识，引领读者循序渐进地掌握多核软件设计技术。对于传统DSP开发人员比较陌生的一些概念，如Cache、预取、数据一致性、数据依赖、死锁等，进行了重点描述。系统介绍了C66x多核器件的存储器、DMA传输、中断等内容，并结合工作实际，介绍了多核软件优化、多核并行设计及任务级优化经验。，以多普勒成像的设计实例描述了如何实现并行设计。 全书共11章，内容包括C66x DSP的基本组成，如存储器组织、DMA传输、中断和异常、Cache缓存和数据一致性等，并包含CCS软件开发环境、SYS/BIOS实时操作系统、多核并行设计、软件设计优化等相关知识。

TMS320C66x KeyStone架构多核DSP入门与实例精解.pdf牛金海