基于Verilog_HDL的高效状态机设计，描述了有限状态机设计的几种设计方法，分析了影响状态机设计时延、速度和电路综合面积问题，提出了一种高效状态机设计方法
2024-03-21 19:59:47
213KB
1
qt中，关于并发状态机，满足两个子状态都结束才能向父状态的下一个状态切换的实例，本人亲测有效。
在用qt状态机的时候，往往会遇到一个问题，就是在实际任务执行中，我们不希望两个并行的任务，其中一个结束，就退出当前父状态的情况，一般都会要求两个并行的状态都结束后，再跳出当前父状态。
该实例已经应用到实际项目开发中，这里将业务代码进行了精简，以方便阅读理解。
2024-03-13 23:53:51
29KB
1
通过对LCD1602/LCD12864显示模块控制时序和指令集的对比分析，利用Verilog HDL描述语言完成了多功能LCD显示控制模块的IP核设计．所设计的LCD显示控制器具有很好的可移植性，只需通过端口的使能参数配置便可以驱动LCD1602/LCD12864模块实现字符或图形的实时显示，并且该多功能LCD控制器的可行性也在Cyclone II系列的EP2C5T144C8 FPGA芯片上得到了很好的验证．
2024-03-12 17:21:10
1.26MB
1
内容涉及到线程池，数据库连接池，状态机转换，是比较完整的网页服务器，可以在浏览器注册、登录以及浏览视频等
2023-08-30 15:16:51
55.6MB
1
嵌入式STM32好用的按键处理程序--MultiButton源码，基于状态机实现按键处理的multi_button开源软件。
2023-03-31 10:02:34
96KB
1
本程序是基于研华的EtherCAT运动控制卡实现从A点绝对运动到B点，延时一定时间再从B点运动到A点，如此往返运动。可以设定运动速度，运动位置，等待时间，运动次数。还包括轴的状态监测，EtherCAT是否出现断线监控等。
2023-03-28 14:21:47
210KB
1