头哥-计算机组成原理实验实验一-logisim：4位快速加法器，circ文件，可以用logisim打开，也可用记事本打开。

压缩包里有 1，四位快速运算器 2，八位快速运算器 3，十六位快速运算器 4，三十二位快速运算器 5，MIPS运算器设计 6，MIPS寄存器设计 7，原码一位乘法器

fpga通过vivado实现加法器

包括如下实验的verilog设计报告：实验 1 十六位超前进位加法器、实验二 十六位加减法器、实验三 十六位的乘法器、实验四 自动售货机设计。有设计思路、程序代码、测试代码和仿真波形结果。

采用4位超前进位加法器构成，用流水线结构实现，运行速度更快，已用quartus仿真，准确实现有符号位加法运算

MFC 加法计算器 + 模态对话框 完整工程代码下载 MFC 加法计算器 + 模态对话框 完整工程代码下载 MFC 加法计算器 + 模态对话框 完整工程代码下载 MFC 加法计算器 + 模态对话框 完整工程代码下载 MFC 加法计算器 + 模态对话框 完整工程代码下载 MFC 加法计算器 + 模态对话框 完整工程代码下载 MFC 加法计算器 + 模态对话框 完整工程代码下载 MFC 加法计算器 + 模态对话框 完整工程代码下载 MFC 加法计算器 + 模态对话框 完整工程代码下载 MFC 加法计算器 + 模态对话框 完整工程代码下载 MFC 加法计算器 + 模态对话框 完整工程代码下载 MFC 加法计算器 + 模态对话框 完整工程代码下载 MFC 加法计算器 + 模态对话框 完整工程代码下载 MFC 加法计算器 + 模态对话框 完整工程代码下载 MFC 加法计算器 + 模态对话框 完整工程代码下载 MFC 加法计算器 + 模态对话框

java 矩阵的加法 java 矩阵的加法 java 矩阵的加法

基于logisim库中加法器实现的32位加减法器

swjtu电子设计自动化（EDA）实验2报告

本项目实现的是32位加法器，实现思路为连接4个8位加法器，已通过vivado Simulation。 使用语言：Verilog 使用软件：vivado 本项目包含： 1、vivado项目文件adder_32.xpr 2、readme.txt 3、vivado自动生成的文档(含设计代码和测试代码)