字库电路，MIPS RAM ，MIPS Regfile，Cache（直接相连），Cache（全相连），Cache（2路组相连），Cache（4路组相连）
2022-06-25 19:06:21
528KB
以下十一关，自测100分通过——
1 8位可控加减法电路设计
2 CLA182四位先行进位电路设计
3 4位快速加法器设计
4 16位快速加法器设计
5 32位快速加法器设计
6 5位无符号阵列乘法器设计
7 6位有符号补码阵列乘法器
8 乘法流水线设计
9 原码一位乘法器设计
10 补码一位乘法器设计
11 MIPS运算器设计
2022-05-27 09:05:34
722KB
1
头歌计算机组成运算器设计(HUST)1-11关答案circ和txt版都有，circ文件直接用logisim打开就可以。
第1关 8位可控加减法电路设计
第2关 CLA182四位先行进位电路设计
第3关 4位快速加法器设计
第4关 16位快速加法器设计
第5关 32位快速加法器设计
第6关 5位无符号阵列乘法器设计
第7关 6位有符号补码阵列乘法器
第8关 乘法流水线设计
第9关 原码一位乘法器设计
第10关 补码一位乘法器设计
第11关 MIPS运算器设计
2022-05-16 19:00:32
938KB
logisim课程设计，设计一个模拟电路（1）有清晰是时序逻辑。
（2）有完整的微操作发生器（八条基本指令、建议可以实现一个循环程序段）。
（3）数据传递正确，并能运行出结果，结果存在ACC（累加器）中。
2022-05-14 23:12:38
120KB
1
单总线CPU设计(定长指令周期3级时序)
MIPS指令译码器设计
定长指令周期---时序发生器FSM设计
定长指令周期---时序发生器输出函数设计
2022-05-05 20:30:25
523KB
1