HPGL 2 及RTL 绘图仪语言编程指南资料,里面包括中文文档以及英文文档 对于需要的人可以当成指令技术文档来使用
2024-03-15 15:22:54 4.7MB HPGL2
1
RTL8125BG(S)-CG规格书
2023-12-14 16:09:57 3.29MB
1
RTL8125B-CG
2023-12-08 10:23:40 2.83MB
1
Borland Pascal 7.0 带RTL源代码 支持DOS和WIN3.1 RTL源代码在RTL目录中,需单独安装。
2023-04-14 23:17:18 14.04MB Borland Pascal 7.0
1
CNN-RTLSDR 使用rtl-sdr加密狗进行深度学习信号分类。 当前的预训练模型能够对4种信号进行分类:WFM,TV Secam载波,DMR信号和“其他”信号。 预先模型测试 将软件存档解压缩到某个文件夹,例如C:\ rtlsdr 转到并选择Python 3.6版本,64位图形安装程序或直接下载: : 如果您没有现代的NVIDIA图形卡,则要安装CPU版本,只需在requirements.txt中删除以下行: tensorflow-gpu==1.4.0 运行anaconda提示符,将目录更改为C:\ rtlsdr,然后运行: conda install pip pip install -r requirements.txt 仅对于Tensorflow的CUDA版本,如果已安装CPU版本,请跳过以下步骤: 下载并安装CUDA 8工具包: : 下载用于工具包8的C
2023-04-10 21:41:43 15.21MB Python
1
NoC路由器RTL代码
2023-04-07 16:49:37 2.27MB NoC 路由器
1
iic slave RTL code
2023-02-28 15:39:46 3KB verilog
1
dnn-RTL USC DNN系统的RTL和FPGA实现-Sourya,Yinan,Chiye,Mahdi testbench-主文件是tb_mnist.v。 其他文件用于婴儿网络或子模块。 src-所有源代码Verilog文件。 等级制度: DNN.v - whole network layer_block.v - Contains processors, memory, state machines and other small logic for each layer memory_ctr.v - State machine for each layer. Generates control signals for memory (address, enable), counter and mux processor_set.v - FF, BP and UP proces
2023-02-21 11:04:52 58.45MB SystemVerilog
1
RTL8367S参考设计,千兆5电1光参考设计,原理图DSN格式。
2023-02-15 16:08:27 799KB RTL瑞昱
1
NVDLA开源硬件,版本1.0 NVDLA NVIDIA深度学习加速器(NVDLA)是一种免费和开放的体系结构,它促进了设计深度学习推理加速器的标准方法。 凭借其模块化的NVDLA开源硬件版本1.0 NVDLA,NVIDIA深度学习加速器(NVDLA)是一种免费和开放的体系结构,它促进了设计深度学习推理加速器的标准方法。 凭借其模块化体系结构,NVDLA具有可扩展性,高度可配置性,并旨在简化集成和可移植性。 在项目网页上了解有关NVDLA的更多信息。 http://nvdla.org/关于此版本此版本在nvdlav1分支中包含不可配置的“全精度”
2023-01-08 04:03:22 9.64MB C/C++ Miscellaneous
1