74LS48数字钟74LS160数字钟74ls163数字钟74ls390等5个数字钟Multisim仿真实例
2021-04-25 14:06:28
4.04MB
本人设计一个数字时钟，主要用来实现00～59的秒、分六十进制计数器， 00～23的小时二十四进制计数器，整点报时，置数，清零以及数码管显示等功能。
本人设计一个运算单元，主要用来实现三人多数表决，当三个人中通过的人数比不通过的人数多时，则通过，反之，你不通过。
本人设计一个状态机，主要用来检测所输入的序列中是否有“101”序列，设置不同的状态，输入不同的信号，从而得出次态和输出。
2021-04-23 16:36:57
212KB
1
使用Verilog实现的多功能数字钟（时钟，闹钟（设置、闹钟音乐）、整点报时、秒表、数码管显示），包含所有的rtl主体代码，和testbench仿真代码。以及使用的fpga驱动beep演奏音乐的原理
2021-04-16 12:14:02
654KB
1
用at89c51做的一个6位的数字钟，可以显示小时 分钟 秒，并且实现了可以调试的功能
有c语言源程序 以及prote仿真图
2021-04-06 14:52:02
52KB
1