Altera FPGA pcie MSI中断驱动 ，也可用于其它带pcie接口的FPGA中断功能开发。

使用Verilog编写的用Altera FPGA的串口屏（HMI）控制源码，内部已包含有数据转换的部分，可直接用于将对应数据显示，还可以用于串口发送字符串等其他操作，并且包含有串口屏数据输入的读取，代码风格清晰。

小梅哥AC6102开发板原理图，板载DDR2，USB3.0，千兆以太网

适合win10的usb-blaster驱动程序

Altera最新Timequest时序分析高级培训教材

数字通信同步技术的MATLAB与FPGA实现 Altera Verilog版 [杜勇 编著] 2015年

利用DDS技术的调制特性生成BPSK信号，只需控制DDS的相位控制字P，让其随调制信号进行变化即可。当调制信号为“0”时，载波相位为0，即相位控制字P为0；当调制信号为“1”时，载波相位为π，即相位控制字P为512。这样，通过相位累加器的输出与受控相位控制字P相加，就可得到DDS中ROM的寻址地址，从而进一步生成BPSK信号。

ALTERA FPGA设计Verilog设计学习资料文档资料Verilog学习教程： Cyclone IV器件手册.pdf Cyclone_IV_器件中的时钟网络与PLL.pdf Embedded Peripherals IP User Guide.pdf FPGA设计全流程.pdf Modelsim仿真技巧REV6.0.pdf TimeQuest静态时序分析REV7.0.pdf Quartus II中上拉电阻的设置方法.pdf quartus2中文手册.pdf ug_vip.pdf VerilogHDL扫盲文.pdf VerilogHDL那些事儿-整合篇.pdf VerilogHDL那些事儿_建模篇.pdf Verilog_HDL_那些事儿_时序篇.pdf verilog分享--verilog快速掌握之模块例化.pdf Verilog数字系统设计教程-夏宇闻.pdf Verilog经典教程第三版.pdf 数字逻辑设计.pdf FPGA 开发指南.pdf Nios II开发指南.pdf

解决nios开发过程中eclipse出现的 find_fast_cwd: WARNING: Couldn't compute FAST_CWD pointer的包文件

Altera FPGA 引脚中文解释说明，同样适用于其他型号器件