一、实验目的： 1、深入了解与掌握同步时序逻辑电路的设计过程； 2、了解74LS74、74LS08、74LS32及74LS04芯片的功能； 3、能够根据电路图连接好实物图，并实现其功能。学会设计过程中的检验与完善。 二、实验内容描述： 题目：“1 1 1”序列检测器。 原始条件：使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 )，设计“1 1 1”序列检测器。 集成电路引脚图： D触发器( 74 LS 74 ) “与”门 ( 74 LS 08 ) “或........ 三、实验设计过程： 第1步，画出原始状态图和状态表。 根据任务书要求，设计的序列检测器有一个外部输入x和一个外部输出Z。输入和输出的逻辑关系为：当外部输入x第一个为“1”，外部输出Z为“0”；当外部输入x第二个为“1”，外部输出Z为“0”；当外部输入x第三个为“1”，外部输出Z才为“1”。假定有一个外部输入x序列以及外部输出Z为: 输入x： 0 1 0 1 1 1 0 1 1 1 1 0 1 输出Z： 0 0 0 0 0 1 0 0 0 1 1 0 0 要判别序列检测器是否连续接收了“111”，电路必须用不同的状态记载外部输入x的值。假设电路的初始状态为A，x输入第一个“1”，检测器状态由A装换到B，用状态B记载检测器接受了111序列的第一个“1”，这时外部输出Z=0；x输入第二个“1”，检测器状态由B装换到C，用状态C记载检测器接受了111序列的第二个“1”，外部输出Z=0；x输入第三个“1”，检测器状态由C装换到D，外部输出Z=1。然后再根据外部输入及其他情况时的状态转移，写出相应的输出。以上分析了序列检测器工作，由此可画出图7-1所示的原始状态图。根据原始状态图可列出原始状态表，如表7-2所示。 现态 次态/输出 x = 0 x = 1 A A / 0 B / 0 B A / 0 C / 0 C A / 0 D / 1 D A / 0 D / 1 （表 7-2 原始状态表） （图

数字逻辑 课程设计 VHDL 多功能数字钟 这个数字钟是我老师的设计，网上很难找到，但设计的很绝！已有设计报告 1、具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。 2、设计精度要求为1秒 （一）计时：正常工作状态下，每日按24h计时制计时并显示，蜂鸣器无声，逢整点报时。 （二）校时：在计时显示状态下，按下“set键”，进入“小时”校准状态，之后按下“k键”则进入“分”校准状态，继续按下“k键”则进入“秒复零”状态，第三次按下“k键”又恢复到正常计时显示状态。 （1）“小时”校准状态：在“小时”校准状态下，显示“小时”的数码管闪烁，并以1HZ的频率递增计数。 （2）“分”校准状态：在“分”校准状态下，显示“分”的数码管闪烁，并以1HZ的频率递增计数。 （3）“秒”校准状态：在“秒复零”状态下，显示“秒”的数码管闪烁，并以1HZ的频率递增计数。 （三）整点报时：蜂鸣器在“59”分钟的第“51”、“53”、“55”、“57”秒发频率为512HZ的低音，在“59”分钟的第“59”秒发频率为1024HZ的高音，结束时为整点。 （四）显示：要求采用扫描显示方式驱动6个LED数码管显示小时、分、秒。 （五）闹钟：闹钟定时时间到，蜂鸣器发出周期为1秒的“滴”、“滴”声，持续时间为60秒；闹钟定时显示。 （六）闹钟定时设置：在闹钟定时显示状态下，按下“set键”,进入闹钟的“时”设置状态，之后按下“k键”进入闹钟的“分”设置状态，继续按下“k键”，又恢复到闹钟定时显示状态。 （1）闹钟“小时”设置状态：在闹钟“小时”设置状态下，显示“小时”的数码管闪烁，并以4HZ的频率递增计数。 （2）闹钟“分”设置状态：在闹钟“分”设置状态下，显示“分”的数码管闪烁，并以4HZ的频率递增计数。

数字逻辑课程设计-节拍电位发生器.详细的原理介绍和步骤。

电子基础课程设计技术要求及主要元器件： 本次课程设计主要是设计一个彩灯流水控制电路。其主要部分是实现定时的功能，即在预定的时间到来时，如何产生一个控制信号控制彩灯的流向，间歇等。通过利用中规模集成电路的可逆计数器和译码器来实现正、逆流水功能 并且利用组合电路实现自控、手控、流向控制等功能。 主要元件：CD4017，NE555

电子技术基础课设 数字逻辑课程设计--电子钟 （含整个工程项目）.zip

数字逻辑课程设计 VHDL编写的出租车计费器，完美运行

1．有数字钟功能； 2．可设置六个时间，定时打铃； 3．响铃5秒钟。

电子工艺设计，四路彩灯控制器，课程设计，仿真电路图

数字是秒表 设计要求： 1.设计并制作符合要求的电子秒表， 2.由6位显示，两位显示‘分’，两位显示秒，两位显示百分秒， 3.最大至99分59.99秒 4.具有清零，启动，暂停，继续功能 5，最多2个控制按键 是我们最近的课程设计的小题目，我刚做完，采用74160十进制加法计数器设计完成，通过仿真波形测试，无60秒的暂态，误差小于0.0003秒。内附帮助文件，原理图与波形解压后请放在非中文目录下

该资源是鄙人模拟电子与数字逻辑课程设计,有源代码和论文,评分等级为优秀, 分享予大家参考学习,欢迎 广东理工学院 的同胞们下载!!!