Verilog源代码，自带testbench，可以直接综合，或者自己testbench部分拆出来改一下用Quartus或者啥的直接综合，用了改进的Booth算法，但是没有对加法器进行优化，所以关键路径时间比较长，懒得改
2021-06-14 17:33:50
8KB
1
8位Booth乘法器设计,8位乘8位的基2的booth乘法器的verilog实现。满足1)利用硬件描述语言描述8位数乘法器运算；2)输入为复位信号、乘法执行按键；3）时钟信号为开发板上时钟信号。
2021-05-11 17:20:29
2KB
1
计算机组成原理中的Booth乘法器，相信大家都是非常熟悉的了。我在这里用了两种方法实现。
1.booth_com.v。首先把输入的两个操作数锁存一拍，然后用组合逻辑算出乘积，通过寄存器输出。
tbooth_com.v。booth_com的testbench。利用随机函数$random产生两个机数，然后将booth_com算出的结果与预期结果进行比较，
并将比较的结果写入report_com文件。
2.booth_pipeline.v。用四级流水线实现的4位Booth算法乘法器。相信对大家理解流水线会有所帮助。
tbooth_pipeline.v。booth_pipeline的testbench。利用随机函数$random产生两个机数，然后将booth_pipeline算出的结果与预期结果进行比较，
并将比较的结果写入report_pipeline文件。
两个源文件均在quartus5.0中实现。
2021-03-23 18:09:29
1.45MB
1
蓝牙测试软件,其中包含打开时缺失的问题的插件和解决办法的TXT，同时有一个AT指令集，快速，方便，发现积分上涨有点快，就调低了，，
2020-01-15 03:08:39
312KB
1
Booth乘法器及测试
8*8bit booth 乘法器及测试
module multiplier(prod, busy, mc, mp, clk, start);
output [15:0] prod;// short for product
output busy;
input [7:0] mc, mp;// multiplicand multipier
input clk, start;
reg [7:0] A, Q, M;
reg Q_1;
reg [3:0] count;
2019-12-21 21:34:45
3KB
1