可通过se选择是乘法器还是加法器，二者不能同时存在，只能实现其中一个功能，乘法器是基于booth算法的原理，实现64位数据运算
2023-03-06 12:24:36
79KB
1
【基本要求】
输入m项的系数和指数，建立表示一元多项式的有序链表的P
一元多项式求和，返回正确的多项式值
一元多项式求差
一元多项式求积
显示正确的多项式值
【测试数据】
对下列数据
2 1，3 3，0 0
1 1，4 4，0 0
求和3 1，3 3，4 4
求差1 1，3 3，-4 4
求积2 2，8 5，3 4，12 12
2023-03-01 09:30:35
110KB
1
多数FPGA不支持浮点运算，这使FPGA在数值计算、数据分析和信号处理等方面受到了限制，由于FPGA中关于浮点数的运算只能自行设计，因此，研究浮点加法运算的FPGA实现方法很有必要。
2023-02-23 18:06:09
183KB
1
加法增加乘法减少(AIMD)窗口算法
在现有的TCP/IP 协议体系下，TCP拥塞控制机制主要基于加法增加乘法减少(AIMD)算法。由于计算机计算能力和存储能力的提高，通告窗口一般都比较大，因此当前发送窗口的大小大多数情况下等于拥塞窗口的大小。
2023-01-01 18:18:32
365KB
1