数字电路与FPGA设计实验教程，从数字电路的基本原理出发，小到寄存器，D触发器以及典型的数字电路，真值表，以及所有数电中基本的经典概念都有涉及

针对NAND Flash应用，完成了并行化BCH编译码器硬件设计。采用寄存器传输级硬件描述语言，利用LFSR电路、计算伴随式、求解关键方程、Chien搜索算法等技术方法完成了BCH编译码算法在FPGA上的硬件实现。相比于传统串行实现方案，采用并行化实现提高了编译码器的速度。搭建了基于SoPC技术的嵌入式验证平台，在Nios处理器的控制下能快速高效地完成对BCH编译码算法的验证，具有测试环境可配置、测试向量覆盖率高、测试流程智能化的特点。

可以自动运行的6状态洗衣机的FPGA设计

Xilinx新一代FPGA设计套件Vivado应用指南,专业指导vivado开发环境的使用方法

MIT的经典教材，想学VHDL的可以下下来看看，300多页，即使你没有基础，也可以顺利入门，直至成为一名高手！老外的教材就是写得好，由浅入深，不像国内的，抄来抄去。

FPGA设计曼彻斯特编解码Verilog源代码 module md (rst,clk16x,mdi,rdn,dout,data_ready) ; input rst ; input clk16x ; input mdi ; input rdn ; output [7:0] dout ; output data_ready ; reg clk1x_enable ; reg mdi1 ; reg mdi2 ; reg [7:0] dout ; reg [3:0] no_bits_rcvd ; reg [3:0] clkdiv ; reg data_ready ; wire clk1x ; reg nrz ; wire sample ; reg [7:0] rsr ; // Generate 2 FF register to accept serial Manchester data in always @(posedge clk16x or posedge rst) begin if (rst) begin mdi1 <= 1'b0 ; mdi2 <= 1'b0 ; end el

FPGA设计指导原则

本文描述了如何使用FPGA设计MAC的方法，有时序的分析、有以太网物理层和链路层的分析

基于FPGA设计一个能够检测出重叠匹配串的序列检测器。首先从KMP字符串模式匹配算法出发，推导出next函数值与序列检测器状态之间的关系，并针对匹配串重叠的情况进行修改，得到有限状态机的状态转换图，最后用VHDL语言描述并仿真验证。

汉明码编译码的FPGA设计与实现方面的文章，对于做FEC(前向纠错)的初学者应该有些帮助。