卷积码213编译码课程设计
2022-05-17 20:24:51 546KB 卷积码
1
No.15 (2,1,3)卷积码的编码及译码
2022-05-17 20:10:48 397KB 卷积码
1
卷积码编码器一般原理方框图卷积码编码器一般原理方框图
2022-05-17 19:02:31 316KB 卷积码
1
这是一篇中文期刊数据库中的文章,在网上找到了它的名字,在学校的期刊中找到了它,和大家共享一下
2022-05-17 10:29:08 136KB 卷积码 Viterbi
1
卷积码译码改进算法.doc
2022-05-07 19:09:18 126KB 算法 文档资料
卷积码MATLAB程序-conv_coding.m 卷积码MATLAB程序
2022-05-06 17:10:48 1KB matlab
1
212卷积码的编码与译码,并且具有对编码序列随机出错的功能,以及误码率的计算
2022-05-06 10:33:36 2KB 212卷积码的编码与译码
1
关于卷积码如何编码的文档,写的很好,对这方面有兴趣的可下载学习 。
2022-05-05 16:04:06 776KB 111
1
卷积码是深度空间通信系统和无线通信系统中常用的一种差错控制编码。它克服了分组码由于以码块为单位编译码而使分组间的相关信息丢失的缺点。(2,1,8)卷积码在2G、3G通信系统中得到了广泛的运用。CDMA/IS-95系统的前向信道[3]、CDMA20001x的前反向链路都使用了生成多项式为(561,753)码率为1/2的(2,1,8)卷积码。针对目前卷积码译码器占用资源较多,最高工作频率较低的缺点,本文设计了一种新的基于FPGA的(2,1,8)卷积码译码器。该译码器工作频率高,输出时延小,占用资源少。   1  (2,1,8)卷积码译码器的总体设计   本文所实现的(2,1,8)卷积码译码器是
1
本文基于FPGA技术设计了一种(2,1,8)卷积码的硬判决维特比译码器。该译码器以FPGA片内的寄存器作为路径度量和幸存路径的存储单元,经分析得出了路径度量单元的最小位宽,有效降低了对芯片资源的消耗。采用截短译码算法,降低了硬件的复杂度。采取了一种巧妙的方法实现了译码器的启动过程单元。
2022-05-05 15:44:45 73KB FPGA 卷积码译码器 寄存器 路径度量
1