目录
① 堆叠配置.zip
② 链路聚合.zip
③ vlan trunk.zip
④ MAD 多主检测.zip
⑤ 出口路由.zip
⑥ NAT.zip
⑦ 扩展为三层架构.zip
2022-05-13 19:05:18
523.16MB
CloudEngine 12800, 12800E, 8800, 7800, 6800, 5800系列交换机 堆叠最佳实践
01-05 堆叠常见问题（FAQ）
01-04 堆叠典型场景配置案例
01-03 堆叠部署建议
01-02 堆叠部署模型
01-01 堆叠概述
2022-05-06 09:05:08
3.01MB
T
前言
个人电脑、手机、音乐播放器、游戏系统、相机和flash媒体等消费需求强劲，推动了电子系统市场的爆炸性增长。
这些电子系统的设计和制造是通过将单个集成电路组装成便携的形式因子。
根据摩尔定律，用于制造晶圆形式集成电路的底层半导体技术的突飞猛进，推动了电子系统能力的快速进步。
这本书描述了一种新的基于晶片的技术，它正在蚕食传统的基于二极管的集成电路封装和装配技术，使下一代电子系统。
今天，各种技术竞相为集成电路(IC)产品提供集成各种电子功能的解决方案。
片上系统(SoC)是将一个电子系统的所有组件集成到一个芯片和封装中，是一种具有低功耗的小外形因子。
对于许多应用，SoC不能提供全面的功能和性能;
因此，必须使用已建立的系统内包(system-in-package, SiP)组装技术将其他外设(如内存、传感器和连接收音机)组合到系统中。
sip级集成依赖于多种技术的组合，如线键合、倒装芯片方法、重分布层(RDL)和插入技术。
这些封装技术采用了基于二极管和基于晶片的工艺技术的混合物。
这本名为《3D IC叠加技术》的书描述了一项有望在SiP格式方面带来革命的技术——以一种“超越摩尔”的方式加速电子系统的性能。
该技术要求通过硅vias (tsv)互连集成电路的叠加。
这种基于tsv的叠加技术具有连接长度短、互连密度高、晶体管计数高、阻抗低、功耗低、带宽宽、集成灵活性好等内在优势。
电子系统设计人员得益于灵活的实现方案，允许模对模、模对晶圆或晶圆对晶圆的连接。
三维集成电路码垛技术不仅需要引入创新的工艺技术，而且需要新的设计方法来充分发挥三维集成电路的功能。
这本书把这些技术带到生活中，全面展示了在形成和使用这些革命性结构的挑战。
这项创新技术给电子系统行业带来了巨大的机遇，同时也带来了复杂性。
编辑(Banqiu Wu、Ajay Kumar和Sesh Ramaswami)从设备供应链的两端挑选了一些作者的文章。
这本书以高通公司(Qualcomm, Inc.)的诺瓦克(Nowak)的介绍开始，最后以安科尔科技公司(Amkor Technology)的达沃(Darveaux)等人撰写的关于组装和测试的章节结束。高通公司是一家终端产品和设备设计公司。
在第二章中，高通公司的Radojcic提供了对异构3D集成电路产品设计生态系统的深入了解。
Kawa等人在Synopsys上自然将这一主题引入了设计自动化和支持芯片设计所需的TCAD工具解决方案的基础章节。
在第四章中，来自Applied Materials的Ramaswami阐明了TSV选项，确定了过程集成的挑战，并展示了启用TSV技术的解决方案。
接下来的五章，由来自应用材料的同事们贡献，提供了一个入门的基础和
与tsv相关的单元进程的复杂性。
吴等人对这些问题进行了娴熟的论述。
5)、Park等人(介质沉积-第一章)。
福斯特等人(物理蒸汽沉积-章。
7),Beica (electrodeposition-Chap。
8)、Wang等(化学机械抛光章)。
9) EV集团的Kim等人通过对临时和永久晶圆键合的深入了解完成了单元工艺谱，这两项都是TSV工艺流程的关键要素。
我鼓励所有来自工业、学术界和各种背景(工程、科学和商业)的潜在读者利用本书内容的广泛气息，加深对TSV技术的理解。
2022-05-05 12:07:24
13.29MB
1
参考各方面资料，自己整理的交换机堆叠技术原理，为想了解交换机堆叠技术或者正在从事交换机堆叠技术预研和开发的人员提供一个技术参考
2022-04-28 22:03:22
1.37MB