任务和要求：系统具有显示时、分、秒的功能；系统具有较时功能；系统具有整点报时功能。
1)时钟计数： 秒——60进制BCD码计数；
分钟——60进制BCD码计数;
时——24进制BCD码计数。
2）通过使能控制端使整个计数器有清零、调时、调分功能；
3）蜂鸣器在整点时有报警驱动信号产生。
2021-07-08 14:38:28
91KB
1
纯VHDL文件 拥有闹铃 整点报时 日历 使用方法（打开文件shizhong.gdf文件编译即可（本人使用maxplus））
2021-07-02 10:08:36
1.18MB
1
数字逻辑课程设计-数字时钟
课程设计的三个简单要求
1、设计一个能显示日期、小时、分钟、秒的数字电子钟，并具有整点报时的功能。
2、由晶振电路产生1HZ标准的信号。分、秒为六十进制计数器，时为二十四进制计数器。
3、可手动校正时、分时间和日期值。
这次课程设计使用到的软件为Proteus 8 Professional，version:8.3。
2021-06-29 11:23:33
39KB
1
1.1课程设计任务及要求
1．具有时、分、秒计时功能。可以设置计时开始的时间；
2．画出设计的流程图（各功能模块）、波形仿真图；
3．主要的数据结构、完成本课程设计所用方法及其原理的简要说明；
4．编写设计报告，写出全过程，附上有关资料和图纸，有心得体会；
2021-06-26 16:11:09
873KB
1
数字逻辑课程设计 数字时钟 计算机科学技术
用Verilog HDL对CPLD进行编程，并增加适当的电子元件，设计一个数字电子时钟电路，要求
1．具有“时”“分”的数字显示功能，并可以进行时间校准
2．用发光二极管设计一个“表盘”，通过对应发光二极管的依次点亮来模拟表盘显示时间。
2021-06-25 20:31:04
8.83MB
1
数字是秒表
设计要求：
1.设计并制作符合要求的电子秒表，
2.由6位显示，两位显示‘分’，两位显示秒，两位显示百分秒，
3.最大至99分59.99秒
4.具有清零，启动，暂停，继续功能
5，最多2个控制按键
是我们最近的课程设计的小题目，我刚做完，采用74160十进制加法计数器设计完成，通过仿真波形测试，无60秒的暂态，误差小于0.0003秒。内附帮助文件
2021-06-24 21:17:32
38KB
1
2007级数字逻辑课程设计的病房呼叫系统，bdf文件，quartus下编译通过~~~~~~~~~~~~~~~~~~~
2021-06-24 16:49:07
66KB
1