一、实验目的 1、加深理解启停电路的功能,理解简单启停电路的工作原理和它的不足,深入理解改 进后的启停电路的工作原理。理解改进后的启停电路对脉冲信号进行的有效控制。 2、按对启停电路的要求设计电路,并通过分频,组合所需的时序信号。
1
基于FPGA的TDI-CCD时序电路设计.pdf
2021-07-13 18:08:37 241KB FPGA 硬件技术 硬件开发 参考文献
用于快捷在visio画数字电路时序图
2021-06-08 14:04:19 139KB Visio组件
1
第07章时序电路,第07章时序电路课件,第07章时序电路PPT
2021-06-07 09:02:20 1.36MB 第07章时序电路
根据老师要求制作的秒表,亲测可用 VHDL时序电路作业自制秒表
2021-05-15 22:47:37 300KB VHDL 时序电路 秒表
1
时序电路设计:自动售火柴机(2).ms10
1