基于本征正交分解(proper orthogonal decomposition,POD)的谱表示法,结合大跨度桥梁脉动风场的特点,推导出一种以互谱密度矩阵为POD对象的脉动风场模拟简化公式.采用以能量评判为准则的误差精确公式,对特征值合理截断阶数进行估计.引入双索引频率,实现了模拟样本的各态历经性.采用快速傅里叶变换(fast Fourier transform,FFT)对算法加速,给出了简化模拟公式在FFT算法下的具体表达式,便于程序编制.利用该法模拟了一座大跨度铁路连续刚构桥的主梁脉动风场,所得样本
2021-12-10 15:07:57 384KB 工程技术 论文
1
水下爆炸对舰船的毁伤效果包括远场与近场,接触与非接触,二次压力波不可忽略
2021-12-01 09:40:06 1.05MB 水下爆炸 气泡脉动
1
采用线性滤波器法中的自回归模型,模拟节点随机脉动风速时程,运用Matlab蝙程有效地模拟具有时间相关性、空间相关性的脉动风速时程。通过对模拟所得的双坡屋面节点风速时程的统计分析,显示了谊算法具有较好的模拟精度和计算速度,可满足工程应用的要求。
2021-11-23 21:07:01 626KB 自然科学 论文
1
课程平时作业,没搞太复杂。REC弄得定电流控制,INV弄得定电压控制,6脉动,REC弄得定电流控制,INV弄得定电压控制,6脉动,REC弄得定电流控制,INV弄得定电压控制,6脉动,REC弄得定电流控制,INV弄得定电压控制,6脉动
2021-10-31 15:07:53 43KB simulink 6脉动 直流输电 ACDCAC
1
带有音乐脉动,可以随着音乐灯光跳跃,
2021-10-19 17:25:46 131KB 音乐脉动
1
针对开关磁阻电动机转矩脉动问题,将直接瞬态控制方法转换为开关磁阻电动机的转矩控制。基于四相8/6极开关磁阻电动机,将其速度控制系统的设计。在Matlab / Simulink环境下,利用基本模块建立了开关磁阻电动机的直接瞬态控制仿真模型。 θ)。最后,结合速度PID控制器,对开关磁阻电动机的直接瞬态方案进行了仿真研究。阻电动机的动,静态工作性能,对开关磁阻电动机是一种有效的控制方法。
1
有关电机控制转矩脉动和噪声控制的论文
2021-10-13 21:02:18 16.96MB 电机控制 转矩脉动 噪声抑制
1
动脉血管脉动流动的模拟 Velocity contour plot u=u(t), sinusoidal inlet velocity rigid wall rigid wall compliant wall initial mesh
2021-10-04 16:28:26 5.47MB fluent
1
Matlab代码生成fpga HLS_designs 使用HLS进行Cholesky,LU和QR分解的脉动阵列实现 开始吧 环境 Ubuntu 16.04.5 LTS Xilinx Vivado HLS v2017.4 Matlab R2017a 目录树 在每个设计文件夹中,这是: |-- Design_Folder/ |- common/ |- model4x4/ |- template/ common/文件夹包含为不同设计共享的脚本文件。 文件夹model4x4/提供了4x4实现的示例,并在代码旁边提供了详细的注释。 文件夹template/包含用于生成代码的模板cpp文件。 要了解每种设计,请转到model4x4/并查看design_name.cpp的注释,并在必要时参考以下所示的插图design_name.cpp 运行 对于每种设计, 转到common/ 。 找到algorithm_name.cfg.xml ,根据您的矩阵大小MxN对其进行修改。 请根据BIT = ceiling(log2(SIZE))手动修改参数BIT 。 运行runit.csh 。 它将生成一个内部设计为M
2021-09-16 09:59:47 4.38MB 系统开源
1
FPGA上的可扩展矩阵矩阵乘法 该存储库包括用于Xilinx FPGA的矩阵矩阵乘法(A * B = C)的纯Vivado HLS实现,使用Xilinx Vitis / SDx / SDAccel实例化内存和PCIe控制器并与主机接口。 在上进行的实验实现了一半,单精度和双精度的462 GFLOP / s,301 GFLOP / s和132 GFLOP / s,其中跨越三个SLR的路由是主要瓶颈,阻止了进一步扩展。 该代码不是特定于设备的,可以为Xilinx OpenCL运行时支持的任何Xilinx FPGA进行配置。 内核也已验证可在TUL KU115和Alveo U250板上执行,结果相似。 该实现使用脉动阵列方法,其中线性连接的处理元素计算对输出矩阵图块的外部乘积的不同贡献。 在 [1]中介绍了用于实现该内核的方法。 有关我们应用的优化技术的一般说明,请参阅有关的文章[2]。
2021-09-16 09:28:32 46KB fpga hls high-level-synthesis vivado-hls
1