实验一、Fibonacci数非递归解 Fibonacci数列 的定义如下: 请用递归方法和非递归方法求解该问题,各编写一个函数,要求函数接受 的值,返回 的值。两个程序实现后,分别求 的情况,对比两个程序的执行时间,然后分别对两种算法进行复杂性分析。
1
线性表及其应用 设计一个实现一元稀疏多项式相加运算的演示程序: (1)输入并建立两个多项式; (2)多项式a与b相加,建立和多项式c; (3)输出多项式a,b,c。输出格式:比如多项式a为:A(x)=c1xe1+ c2xe2+…+ cmxem,其中,ci和ei分别为第i项的系数和指数,且各项按 指数的升幂排列,即0≤e1<e2<…<em。多项式b,c类似输出。
1
十字链表实现稀疏矩阵加法和乘法
2022-12-17 21:24:32 7KB 数据结构实验
1
最短加法链问题 给定一个正整数和一个实数,如何用最少的乘法次数计算出xn。例如,可以用6次乘法逐步计算x23如下:x,x2,x3,x5,x10,x20,x23 可以证明计算最少需要6次乘法。计算的幂序列中各幂次1,2,3,5,10,20,23组成了一个关于整数23的加法链。在一般情况下,计算xn的幂序列中各幂次组成正整数的一个加法链 上述最优求幂问题相应于正整数的最短加法链问题,即求n的一个加法链使其长度达到最小。正整数的最短加法链长度记为l(n)。
2022-12-14 10:41:15 2.32MB 算法
1
使用Logisim来实现一位全加器、四位并行加法器、四位串行加法器
2022-12-09 09:45:10 6KB Logisim
1
通过定义顺序栈,利用堆栈的结构来进行数的存处来实现对超长整数的计算和存储!
2022-12-06 23:39:44 2KB 堆栈 超长整数加法
1
编写一个程序,先产生一个大于10的随机整数n,再产生n个随机整数并存放于数组中,然后将这n个数相加,并求出n个数的和s1,同时计算出求s1所需的时间t1。创建两个线程并发地进行相加计算,其中一个线程计算前一半数的和s21,另一个计算后一半数之和s22,然后计算s21和s22的和s2,计算采用双线程进行求和运算时花费的时间t2。
2022-12-06 22:53:30 983B 进程
1
八位加法器基于VHDL语言书写 八位加法器基于VHDL语言书写
2022-12-04 10:03:03 133KB 八位加法器基于 VHDL语言
1
自己写的BCD加法计算程序,供大家交流学习,版权归大家
2022-11-28 19:31:24 909B BCD 加法
1
加法器MATLAB代码用于全卷积网络的 Atrous 空间金字塔池的 SoC 实现 队号 xohw19-188 项目名 用于全卷积网络的 Atrous 空间金字塔池的 SoC 实现 日期 2019 年 6 月 27 日。 上传档案的版本 1 大学名称 卡拉布里亚大学 信息学、建模、电子和系统工程系 主管姓名 斯蒂芬妮娅·佩里 主管邮箱 参与者 克里斯蒂安·塞斯蒂托 电子邮件 使用的板 Digilent ZedBoard Zynq-7000 ARM/FPGA SoC 开发板 Vivado 版本 2017.4 项目简述 此设计提供了一种新颖的 IP 核,该核采用 Atrous 空间金字塔池化方法,以更好地执行用于深度学习目的的语义图像分割。 通过以不同的速率应用扩张卷积,研究人员已经表明,这种策略可以更好地管理视野,并能够更好地识别多个尺度的物体。 通过利用 FPGA 的并行化能力,联合执行多个扩张卷积和全局平均池化。 通过使用 ZedBoard,整个系统允许内核和 DDR 之间通过 DMA 进行通信; 这些测试旨在通过​​将组件提供并存储在 DDR 中的结果与模拟其行为的 MATLAB
2022-11-25 16:41:12 69.39MB 系统开源
1