SRIO V2.2版的标准协议规范，详细阐述了SRIO的三个层次，可作为SRIO开发工作者的参考。

德州仪器TMS320C66x SRIO测试代码

SRIO Programming and Performance Data on Keystone DSP 官方高清原版无书签

TSI721开发设计资料，内含手册及评估板图纸资料及相关使用说明。资源共享服务研发 KQ科技

srio gen2 license亲测vivado 2017.4、vivado 2016.2可用。其他的就没试过了。不需要绑定网卡。

第一篇 协议简介 产生背景 应用场景 协议构成 传输速率 电气接口 路由机制 与其他协议区别 第二篇 信息交换过程 Initiator Fabric responser 第三篇 RAPIDIO数据包的构成 Rapidio数据包的构成 Rapidio事务类型 IO事务分类 流写事务介绍 NWRITE事务小于8B的字节对齐 第四篇 RAPIDIO IP核介绍 IP预览 IP配置 调试时几个关键信号 HELLO包格式介绍 用户接口传输时序 第五篇 RAPIDIO example仿真介绍 仿真IP架构构成 Link初始化调试 源端请求包仿真波形分析 源端请求包源码分析 目标端请求包仿真波形分析 第六篇 RAPIDIO 方案设计 系统框图 控制时序

SRIO网络的设计与应用

Altera FPGA RapidIO(srio, 串行快速IO协议)IP核用户手册

SEED-HPS6455的主要特点有：  DSP处理器：TMS320C6455BZTZ2，主频1200MHz；  FPGA：XC5VSX50T，封装FFG1136；  64位160MHz的总线连接FPGA与DSP实现高达10Gbit的带宽；  两片105M ADC AD6645（14位），组成2路模拟输入；  一片160M/400M DAC AD9777（16位），支持2路模拟输出；  一片正交调制器AD8345；  低抖动锁相环CDCE62005支持5路LVDS/LVPECL输出；  2路RS232接口，DB9连接器；  FLASH存储器: S29GL128，128Mb，采用8bit模式；  DDR2-667 SDRAM 存储器：4片MT47H64M16-3，共4Gb（最大兼容8Gb）；  支持ESAM(SLE66C161PE)；  SPI FLASH：AT45DB321D，32Mb，用于存放FPGA的程序；  I2C EEPROM :256Kb AT24C256BN与DSP相连；  PCI 33/66接口；  10/100/1000M自适应网络接口(1G PHY：VSC8641XKO)。  64位EMIF连接FPGA和DSP；  x4 RAPID IO连接FPGA和DSP；  McBSP连接FPGA和DSP；  16路带缓冲差分GPIO；  SMA外部数字输入；  SMA外部时钟输入；  SMA外部中频输入；  JTAG调试接口； 测试代码： FPGA与PC的UART通信 FPGA控制LED FPGA DDR2控制器测试 ADC/DAC PLL测试 DSP 控制LED DSP DDR2控制器测试 DSP MAC控制Gbit PHY 实时FFT PCI接口测试

vivado IP核Rapidio可使用，无需修改MAC地址，但是需要修改PC机时间，是调试验证不错的选择，亲测2015.2和2018.1版本均可使用，其他版本没有尝试。