本次设计中数字钟基于纯数字逻辑电路，包括振荡器、分频器、计数器、译码器、显示器等基本部分，每个部分都能实现功能。
2021-06-06 14:17:09
497KB
1
基于Verilog的数字电子钟的设计与开发，代码是课程设计的时候写的。传到这里供大家研究。里面有原理图，实验报告等。
2021-06-01 20:02:28
116B
1
用HDL设计一个多功能数字钟，包含以下主要功能：
1.计时及校时，时间可以24小时制或12小时制显示
2.日历：显示年月日星期，及设定设定功能
3.跑表：启动/停止/保持显示/清除
4.闹钟：设定闹钟时间，整点提示
2021-05-29 09:04:49
128KB
东北大学EDA数字钟课程设计 电子09级的 测试通过 添加了其他功能，后面的资源里还有课程设计报告，学弟学妹们放心下载吧。
2021-05-18 00:08:37
1.86MB
1
这是我自己写的课程设计报告 里面有各个模块的仿真。比如 秒 分 时，还有分频，整点报时。数字钟的功能也很全 可调节时间 总之 也是自己辛苦的结果
2021-04-25 19:11:04
577KB
1
数字逻辑之数字时钟课程设计
设计要求
1、设计一个能显示日期、小时、分钟、秒的数字电子钟，并具有整点报时的功能。
2、可手动校正时、分时间和日期值，时间以24小时为一个周期，有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；
3、计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号由晶振电路产生1HZ标准的信号，分、秒为六十进制计数器，时为二十四进制计数器。
2021-03-02 22:22:22
633KB
1