本设计中采用Altera公司Cyclone系列型号为EP1C6Q240C8的fpga实现控制器,以Hynix公司生产的型号为HY5DU121622B(L)TP的DDR SDRAM为存储器,完成了对数据的告诉大容量存储
2022-02-09 14:13:36 493KB fpga sdram
1
7.1 GFXMMU配置示例 本节介绍使用STM32CubeMX的GFXMMU配置和相应的初始化代码。 7.1.1 使用STM32CubeMX的GFXMM配置 在GFXMMU参数设置中,用户选择要使用的块模式和虚拟缓冲区。当主设备尝试访问未映射 块时,用户还可以更改GFXMMU返回的默认值。 在LUT配置界面(见图 9)中,用户必须输入每行的第一个和最后一个可见像素,并且必须 选择帧缓冲区色深。STM32CubeMX自动生成第一个和最后一个块以及块偏移量。还可计算物 理帧缓冲区所需的内存占用量。 图9. STM32CubeMX中的GFXMMU LUT配置 STM32CubeMX自动在“gfxmmu_lut.h”头文件中生成LUT配置。
2022-01-15 22:09:13 814KB GFXMMU
1
双端口RAM在高速数据采集中的应用;在FPGA中构造存储器,包括详细的vhdl语言。
2021-12-26 20:24:47 157KB 双口ram fpga 高速数据采集 dsp
1
介绍了一种基于PCIE总线主模式DMA高速数据传输系统的设计。该系统利用Xilinx公司V5系列的FPGA芯片搭建了x1通道的PCIE系统。实验利用自行开发的PCIE接口板实现了单字读写及DMA读写的传输方式,并在上位机软件界面上及ChipScope中显示并验证了读写数据的正确性,经实验表明传输速率可稳定在400 MB/s左右。
2021-12-16 11:09:19 439KB PCIe
1
针对数据采集系统设计要求具有精度高、速度快、路数多的特点,根据成本要求,采用DAQ-2010数据采集卡和CPLD等硬件完成了测试系统的搭建工作,介绍了系统的工作原理和开发思路,描述了系统软件的开发和功能。在实际应用中整个系统稳定可靠,取得了良好效果。
2021-12-15 10:19:24 403KB 高速数据采集卡
1
该文档是基于LVDS的高速数据传输系统的设计方案,对于学习LVDS原理以及用FPGA实现LVDS的方案都写的很清楚,希望能帮到有需要的人。
2021-12-12 16:24:20 895KB LVDS FPGA
1
《案例分享:Qt高频fpga采集数据压力位移速度加速度分析系统(通道配置、电压转换、采样频率、通道补偿、定时采集、距离采集,导出exce、自动XY轴、隐藏XY轴、隐藏显示通道,文件回放等等)》模拟演示demo https://hpzwl.blog.csdn.net/article/details/120345072
2021-12-06 17:26:32 16.26MB fpga qt 高速数据采集
1
应用高速数据采集卡实现无线局域网络基频发射模块测试系统.docx
2021-11-10 20:02:55 22KB
为解决现有采集存储系统不能同时满足高速率采集,大容量脱机且长时间持续存储的问题,设计了一种基于SATA硬盘和FPGA的数据采集和存储方案。本设计由AD9627转换芯片,Altera Cyclone系列FPGA,JM20330串并转换双向桥接芯片完成硬件架构,由Verilog HDL语言编程实现软件架构,直接使用FPGA编程实现数据的多通道分配和磁盘阵列控制,分时处理A/D芯片采集到的高速率大容系量数据,再由串并转换芯片将目标数据存入串口SATA硬盘。实验结果表明,在150 MHZ的采样频率下,设计前端对中频10 MHz、带宽10 MHz的线性调频信号进行高速数据采集,设计后端能将采得的高速并行数据进行脱机、高速的大容量数据存储。与以往数据采集存储统相比较,基于FPGA的SATA硬盘数据采集存储技术,缩短了专用SATA硬盘控制器的开发周期,减轻了系统内部的存储压力,提升了数据的存储速度,安全性和强抗干扰性,实现了长时间、大容量的数据存储。
1
设计了一种以FPGA为主要控制芯片并通过串口与PC机进行数据通信的高速数据采集系统。FPGA内各个逻辑模块利用Verilog HDL语言进行设计,通过各功能模块分别实现高速模数转换芯片控制、数据采集处理以及与PC机之间的数据通信。系统发挥FPGA的并行数据处理能力,较传统以DSP和单片机为主要处理芯片的数据采集系统更能满足高速度、高稳定性、高实时性等要求。
2021-11-06 11:19:09 4.07MB FPGA; 数据采集; 串口通信; Verilog
1