Xilinx官方指南，本指南详细介绍了Xilinx的Spartan6系列的serdes模块，用于连接高速ADC/DAC，包含了具体的实例，非常详细，使用serdes前必读

随着新研发单板上高速Serdes信号的增多，信号完整性测试显的越来越重要，本文档围绕Serdes信号的眼图抖动测试总结一些测试注意事项。

SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种时分多路复用(TDM)、点对点的通信技术，即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，从而大大降低通信成本。随着对信息流量需求的不断增长，传统并行接口技术成为进一步提高数据传输速率的瓶颈。过去主要用于光纤通信的串行通信技术——SERDES正在取代传统并行总线而成为高速接口技术的主流。本文阐述了介绍SERDES的架构、关键技术、SERDES硬件设计要点以及测试方法。

28GBPS链路设计与测试 比较详细

基于xilinx平台，vivado软甲内部IP核开发的高速光纤通讯实现方法，详细介绍aurora 8b10b编码接口配置及使用方法

ds90ub954-q1.pdf TI官方规格书

ds90ub953-q1.pdf TI官方规格书

From Keysight, PAM4信号的误码分析.pdf

FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA，从并行ADC接口到JESD204, 从RIO到Serial RIO,…等等，都是在借助SerDes来提高性能。SerDes是非常复杂的数模混合设计，用户手册的内容只是描述了森林里面的一棵小树,并不能够解释SerDes是怎么工作的。SerDes怎么可以没有传输时钟信号？什么是加重和均衡？抖动和误码是什么关系？各种抖动之间有什么关系？本篇小文试着从一个SerDes用户的角度来理解SerDes是怎么设计的, 由于水平有限,一定有不够准确的地方,希望对刚开始接触SerDes的工程师有所帮助。

JEDEC标准，JESD204C协议，还有ESIstream协议，JESD204B协议，有的我是下载的有的是买的，也是为了以后下载东西方便一点，希望各位谅解，本人研究高速串行接口，FPGA，希望能相互交流