适合学习Verilog的人

sata phy层的verilog源码，基于xilinx v6的 GTX开发

《CPU自制入门》一书中介绍的AZ Processor的verilog源码，是学习RISC的入门指南。

BCH码的verilog源码，使用peterson算法，纠错能力是2。

本资料归于网络整理，仅供参考学习用。如有侵权，请联系删除！！ qq:1391074994 1. 资料都是有论文和程序的，程序大部分是quartus的工程，有几个是ise或者vivado的工程，代码文件就是里面的V文件。 2. 我收集的每个小项目都会开源出来，欢迎关注我的博客并下载学习。 3. 每个项目的实际的项目要求和实现的现象我就不挨个去描述了，太多了！！40多个小项目。（一个包里面只有一个小项目哈） 4. 有的项目可能会有多个程序，因为用的代码有点差异，比如密码锁，就会分显示的数码管的显示个数的不同以及用的是verilog个vhdl 的差别： 5. 报告的话博客专栏里面只是展示了一小部分。链接：https://blog.csdn.net/weixin_44830487/category_10987396.html?spm=1001.2014.3001.5482 报告链接：https://blog.csdn.net/weixin_44830487/article/details/116074531

包含了原码和tb测试文件，代码注释详细。配合博客https://blog.csdn.net/qq_42334072/article/details/105862599食用更佳

AD7606电压采集Verilog 源码，在项目上已经得到验证，在使用时刻根据需要更改内部的parameter，注释清晰！

Namuru开源GPS接收机基带模块Verilog源码。最初由UNSW的Peter Mumford发布在网络，模块代码最终修改于 2007年。

uart串口通信verilog源码，包含测试程序，包括cpu收发数据的模拟，可用modelsim，ncsim等软件编译运行

简单的uart verilog源码，没有奇偶校验位，1bit停止位，8bit数据位，MSB先。实际测试通过。可在此基础上修改自己需要的uart源码