搜索【FIR；】的结果

基于频率采样法FIR带通滤波器设计

基于频率采样法用matlab设计的FIR带通滤波器

2019-12-21 19:52:35 417KB 频率采样 带通

1

数字信号处理原理及其MATLAB实现

数字信号处理原理及其MATLAB实现，丛玉良编著，非常好的一本书

2019-12-21 19:52:10 10.81MB NATALB DSP IIR FIR

1

c#编写的数字滤波器,滤除50hz工频和基线漂移

c#实现的FIR数字滤波器，滤除50hz工频干扰；中值滤波实现滤除基线漂移

2019-12-21 19:51:03 5KB C# FIR 50HZ工频干扰 基线漂移 中值滤波

1

由正弦波加高斯白噪声设计IIR滤波器，FIR滤波器

给定一有效信号（正弦），加高斯白噪声，信噪比为20dB,设计一IIR滤波器。已知通带衰减0.3dB,阻带衰减30dB,其他自选。并且还设计一FIR滤波器。

2019-12-21 19:50:53 36KB 正弦波加高斯白噪声，IIR滤波器，FIR滤波器

1

基于matlab的FIR低通滤波器设计

基于MATLAB的设计fir低通滤波器，采用方法是频率抽样法

2019-12-21 19:49:29 260KB MATLAB FIR

1

MATLAB FIR语音滤波

MATLAB FIR语音滤波，可执行文件和源代码都包含了

2019-12-21 19:46:21 206KB MATLAB FIR滤波器

1

MATLAB设计FPGA实现联合ISE和Modelsim仿真的FIR滤波器设计

本文首先利用MATLAB产生两个频率不一样的正弦信号，并将这两个正弦信号相加，得到一个混叠的波形；然后利用MATLAB设计一个FIR低通滤波器，并由Verilog实现，联合ISE和Modelsim仿真，实现滤除频率较高的信号，并将滤波后的数据送到MATLAB中分析。绝对原创。

2019-12-21 19:45:53 1.08MB FIR MATLAB

1

FPGA数字信号处理（三）串行FIR滤波器Verilog设计

串行结构FIR滤波器的Verilog HDL代码，Vivado工程，含testbench与仿真，仿真结果优秀；具体说明可参考本人博客。CSDN博客搜索：FPGADesigner

2019-12-21 19:45:28 2.25MB Verilog FPGA Vivado FIR

1

FPGA数字信号处理（四）Quartus FIR IP核实现

调用Quartus的FIR Compiler IP核完成FIR滤波，含testbench与仿真，仿真结果优秀；具体说明可参考本人博客。CSDN博客搜索：FPGADesigner

2019-12-21 19:45:28 2.36MB FPGA FIR Quartus IP

1

FPGA数字信号处理（五）Vivado FIR IP核实现

调用Vivado的FIR Compiler IP核完成FIR滤波，含testbench与仿真，仿真结果优秀；具体说明可参考本人博客。CSDN博客搜索：FPGADesigner

2019-12-21 19:45:28 7.14MB FPGA Vivado FIR Verilog

1