整点报时可调式数字钟的设计与制作 基于Multisim软件的仿真原理图加文档全套资料 课程设计的很好的参考资料
2020-01-03 11:33:57 6.06MB 数字钟 整点报时 数电设计
1
使用微机实验平台实现数字钟。 1.基本要求如下: 1) 24小时制时间显示。 2) 可以随时进行时间校对。 3) 整点报时。 4) 闹钟功能,要求设置起闹时间时,不影响时钟的正常走时。 2.提高要求 1) 校时时相应位闪烁。 2) 能够设置多个起闹点。
2020-01-03 11:21:09 333KB 多功能数字钟的设计与实现
1
此压缩包为数字逻辑课程设计的《数字钟》的设计。里面包括详细的报告设计过程 和 详细的电路图,以及每一步的详细参数,对要进行《数字钟》设计的很有帮助!
2019-12-21 22:09:04 525KB 数字逻辑 数字钟 设计报告 电路图
1
数字钟的设计与实现相关资料,采用了现在最广泛的可编程逻辑门阵列FPGA
2019-12-21 21:31:16 294KB FPGA 数字钟
1
整点报时 利用组合逻辑电路设计 EWB仿真 计时芯片采用74LS90,具有整点报时 校时和闹钟功能
2019-12-21 20:26:29 11KB 数字钟
1
基本要求: 1. 设计一个有“时”、“分”、“秒”(23小时59分59秒)显示且有校时功能的电子钟。 2. 用中小规模集成电路组成电子钟,并在Multisim中进行组装、调试。 3. 画出框图和逻辑电路图,写出设计、实验总报告。 扩展功能: 1. 闹钟系统(上午7点59分发出闹时信号,持续时间为1min) 2. 整电报时.在59分51秒,53秒,55秒,57秒输出500Hz音频信号,在59分59秒输出1kHz信号,音响持续1秒,在1kHZ音响结束时刻为整点.
2019-12-21 20:11:20 722KB Multisim 数字钟
1
数电数字钟课程设计,含实验报告和仿真源文件.ms,可以实现数字钟的功能
2019-12-21 19:49:42 459KB 数字钟
1
有助于初学者设计数字钟,应用于 Multisim仿真。较详细。
2019-12-21 19:26:36 2.07MB 数字钟
1
采用verilog语言实现数字钟的设计,采用quarters2语言环境。
2019-12-21 19:24:26 272KB verilog 数字钟 quartus2
1
下载后,打开在EWB文件夹里的shuzizhong.ewb就是仿真图.可运行的
2019-12-21 18:48:25 5.25MB EWB 校时 校分
1