数字锁相环设计源程序，
PLL是数字锁相环设计源程序,
其中, Fi是输入频率(接收数据),
Fo(Q5)是本地输出频率.
目的是从输入数据中提取时钟信号(Q5),
其频率与数据速率一致,
时钟上升沿锁定在数据的上升和下降沿上；
顶层文件是PLL.GDF
2021-05-15 17:48:12
118KB
1
《数字锁相环原理和应用》 胡华春, 石玉. 本书对全数字锁相环路（正向过零型、触发型和导前-滞后型锁相环路）的原理和引用作了较为全面的论述。并对目前应用较为普遍的数字锁相环路作了介绍。书中除了原理叙述外，侧重于介绍各类数字锁相环路的设计方法和应用实例。
2021-04-29 09:12:40
9.62MB
1