数字系统设计与VERILOG HDL(第5版) ,2014.07 ,王金明编著 ,P400
2019-12-21 18:49:31 99.69MB VERILOG
1
基于Verilog HDL设计的定时器系统
2019-12-21 18:49:21 776KB 定时器
1
Cadence_Concept_HDL&Allegro原理图与PCB设计.rar
2019-11-30 17:12:32 7.42MB Cadence Concept_HDL Allegro 原理图
1
精通Verilog HDL_IC设计核心技术实例详解
2019-11-01 02:26:38 55.36MB Verilog HDL_IC
1
早期对verilog HDL的描述,里面对JPEG也有一定的讲解。
2019-11-01 02:21:46 55.36MB Verilog HDL
1
Matlab 官方有关于HDL coder开发的详细技术文档, HDL Coder可以把Simulink模型、MATLAB代码和Stateflow框图生成位真、周期精确、可综合的Verilog和VHDL代码,很适合用于FPGA/ASCI的快速开发,里面还有大量的例程等等
2014-10-13 00:00:00 10.18MB matlab 2014b HDLcoder Guide
1
轻松成为设计高手-Verilog HDL实用精解的代码
2013-09-08 00:00:00 1.92MB Verilog HDL 代码
1