VHDL实现双口RAM的设计，程序经过测试。

一、多路彩灯控制器设计原理 　　设计一个彩灯控制程序器。可以实现四种花型循环变化，有复位开关。整个系统共有三个输入信号CLK，RST，SelMode，八个输出信号控制八个彩灯。时钟信号CLK脉冲由系统的晶振产生。各种不同花样彩灯的变换由SelMode控制.硬件电路的设计要求在彩灯的前端加74373锁存器。用来对彩灯进行锁存控制。此彩灯控制系统设定有四种花样变化，这四种花样可以进行切换，四种花样分别为: 　　(1)彩灯从左到右逐次闪亮。然后从右到左逐次熄灭。 　　(2)彩灯两边同时亮两个，然后逐次向中间点亮。 　　(3)彩灯从左到右两个两个点亮，然后从右到左两个两个逐次点亮。 　　(4

MIPS CPU 该项目包括使用VHDL的MIPS处理器的设计和开发。 处理器包含20条指令，分为三类：R（寄存器），I（立即）和J（跳转）指令。 指令格式 注册说明 立即指示 无条件跳转指令 标志扩展名格式 一些MIPS指令要求将I格式指令的16位立即数字段（存储在位0到15中）符号扩展为完整的32位宽度。 符号扩展的确切方式取决于要执行的指令类型，如下所示。 数据路径设计 组件说明 PC寄存器 程序计数器寄存器是具有异步复位的32位宽的寄存器。 PC寄存器的输入是下一个地址单元的输出。 PC寄存器的输出（低5位用于减小指令高速缓冲存储器的大小）用作输入到指令高速缓冲存储器的地址。 PC的（全32位）输出也是下一个地址单元的输入。 下一地址单元 负责生成下一个要馈送到程序计数器的地址。 下一个地址取决于指令（是否为+1的常规增量，还是分支/跳转）。 指令缓存（I缓存） I高速缓存单元

本资料归于网络整理，仅供参考学习用。如有侵权，请联系删除！！ qq:1391074994 1. 资料都是有论文和程序的，程序大部分是quartus的工程，有几个是ise或者vivado的工程，代码文件就是里面的V文件。 2. 我收集的每个小项目都会开源出来，欢迎关注我的博客并下载学习。 3. 每个项目的实际的项目要求和实现的现象我就不挨个去描述了，太多了！！40多个小项目。（一个包里面只有一个小项目哈） 4. 有的项目可能会有多个程序，因为用的代码有点差异，比如密码锁，就会分显示的数码管的显示个数的不同以及用的是verilog个vhdl 的差别： 5. 报告的话博客专栏里面只是展示了一小部分。链接：https://blog.csdn.net/weixin_44830487/category_10987396.html?spm=1001.2014.3001.5482

这是一个用VHDL实现的四层电梯程序，已经运行只正确，波形图需要自己重新画就可以了

FPGA的VHDL实现 利用d 触发器和反相器时钟频率分频器，并用Modelsim仿真

FPGA的VHDL实现 利用d 触发器和计数器的时钟频率分频器，并用Modelsim仿真

VHDL实现DDS的数字移相信号发生器的设计代码完整代码

用FPGA的VHDL实现4位向量输入，4位输出的多路复用器

用FPGA的VHDL实现4输入，1输出的多路复用器