数字均衡器的FPGA实现（VHDL），数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用vhdl写的代码以及用SYNPLIFY8.0综合的RTL电路图 它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用
2021-08-22 15:23:24
75KB
1
论文的matlab代码K. Vasudevan，“使用基于预测 DFE 的接收器对串行串联 Turbo 码进行 Turbo 均衡”，信号、图像和视频处理，Springer，第一卷。 1，没有。 3，第 239-252 页，2007 年 8 月。
2021-08-21 08:15:52
35KB
1
本项目的主旨，是尝试将本学期学习的有关线性代数的知识，应用到实际问题的分析中去，
并尝试从中窥见一些其他分析方法所忽略的规律。
在本项目当中，通过使用里昂锡夫的投入产出模型，分析模拟经营类游戏“Lucky Town”的
各部门投入产出关系，探索该游戏在资源获取方面的平衡规律。本项目结论也可推广到其他
游戏策划的平衡性问题上，在一定程度上作为参考
2021-08-20 16:53:31
1.24MB
1