本文将首先分别介绍FPGA和DSP的特点,然后再从内部资源、编程语言、功能多个角度解析两者的不同。
2023-04-09 14:42:09 80KB FPAG DSP 编程 文章
1
安路开发板资料
2023-04-09 11:35:59 2.45MB 原理图
1
fpga-drive-aximm-pcie-2019.2
2023-04-08 23:49:57 2.37MB
1
参赛作品《基于STM32/FPGA虚拟示波器/信号源/扫频/频谱仪》-oscsch.pdf
2023-04-08 14:50:46 872KB 电子设计
1
4个Lane的Aurora仿真+chip2chip+ethernet
2023-04-07 22:57:06 371.81MB Aurora FPGA
1
QuartusII与ModelSim快速入门材料,通过一个简单的例子来让读者了解软件的操作和使用,适合入门的小伙伴使用。
2023-04-07 10:13:51 17.02MB FPGA CPLD 仿真 modelsim
1
基于quartusii和modelsim的verilog入门案例源码 基础实验_01_多路复用器 :4通道8位带三态输出 基础实验_02_多路解复用器 :4通道8位带三态输出 基础实验_03_编码器 :8位输入3位输出编码器 基础实验_04_优先编码器 :8位输入3位输出高位优先 基础实验_05_译码器 :3位输入8位输出译码器 基础实验_06_优先译码器 :优先译码器 ..........................................................................
2023-04-07 10:08:51 20.68MB fpga开发 quartusii modelsim verilog入门
Altera FPGA-CPLD设计 基础篇 (第2版)清晰版
2023-04-06 20:46:49 38.51MB Altera FPGA CPLD
1
针对多端全景摄像机在视频图像拼接过程中的耗时长的问题,探索采用一种设计方法,通过从算法和系统优化设计入手,采用简化的SIFT算法,并且将FPGA平台与此算法计算分离,转而由ARM来承担图像配准参数的计算,由FPGA平台依据参数结果进行全景视频图像的拼接。本文涉及了应用FPGA系统设计实现对具体参数的接收、计算和对视频图像的缩放、平移以及最终的仿真调试等。实验表明:全景视频图像经过这种方法拼接后能实时显示在屏幕上且效果良好。
2023-04-06 16:35:39 2.08MB
1
ise modelsim联合仿真示例工程,FIFO写数据,读数据指示到LED上。
2023-04-06 13:43:26 1.9MB FPGA ISE Modelsim FIFO
1