本设计为一个多功能的数字钟，具有年、月、日、时、分、秒计数显示功能，以24小时循环计数；具有校对功能以及整点报时功能。 本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在MaxplusII工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。 系统主芯片采用EP1K100QC208-3，由时钟模块、控制模块、计时模块、数据译码模块、显示以及报时模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统能够完成年、月、日和时、分、秒的分别显示，由按键输入进行数字钟的校时、清零、启停功能。

本资料是以at89c51单片机为控制核心，ds1302和18b20传感器做的数字时钟兼温度显示系统，内有完整的程序，和protues仿真图，下载后可直接做硬件，看效果

用FPGA当主控芯片来显示数码管数据，里面有三种设计方法，模块化设计程序，模块之间有详细讲解！

数字钟的设计原理图,内容清晰，准确，按要求完成

单片机课程设计数字钟.pdf

Verilog 语言描写的数字时钟 多功能

数字钟电路仿真设计，使用muitisim13.具有整点报时，闹钟，倒计时，秒表，自动校时等多种功能。

12小时数字钟课程报告 基于FPGA的vhdl语言设计

文中简要介绍了一种基于FPGA的多功能数字钟设计方案。在实现数字钟计时、校时和整点报时等基本功能的基础上增加世界时钟功能，能够将北京时间快速转换为格林威治标准时。该方案采用VHDL和原理图相结合的设计输入方式，在QuartusⅡ开发环境下完成设计、编译和仿真，并在FPGA硬件开发板上进行测试，实验证明该设计方案切实可行，对FPGA的应用和数字钟的设计具有一定参考价值。

verilong 数字钟代码 24小时制，可现实星期，仿真通过