Verilog语言设计数字钟，具有闹钟，校准，整点报时功能

运用labview做的一个数字钟，具有整点报时功能，显示时间日期，界面特别漂亮，代码的结构很清晰易懂

摘要: 自己利用VHDL硬件描述语言实现的多功能电子数字钟的完整源程序，各项功能已在实验开发系统上演示，功能相当完善！还包括自己在具体开发过程中的发现的一些VHDL语言的语法问题，欢迎高手指点！

运用集成电路的工作原理和使用方法，在单元电路的基础上进行小型数字系统设计，结合计算机仿真技术，利用数字电路的相关软件进行基础仿真，主要使用QuartusⅡ7.2软件对电路进行设计，并下载到SmartSOPC实验系统中进行硬件调试，以实现一个24小时数字计时器，可完成00：00：00~23：59：59的计时功能，并在控制电路的作用下具有清零、保持、快速校分、快速校时、整点报时功能、星期、闹钟、彩铃功能等。

数字电路数字钟实验报告

VHDL的一些实例源代码，有密码锁，电子狗，数字钟

主要功能：计时、调时、调闹、报时、闪烁、通信

proteus设计与仿真 数字钟的设计本次数字时钟电路采用AT89C52单片机作为控制核心，使用按钮设计控制电路，结合DS18B20传感器、LMO16L液晶显示模块和排阻实现时、分、秒、温度的显示，采用扬声器实现闹钟功能。硬件电路设计主要包括中央处理单元电路、键盘扫描电路以及闹钟电路。软件程序设计则采用汇编语言实现。本设计实现了显示时间、调整时间、闹钟定时等功能，达到了设计的要求和目的。并在Proteus软件上进行了仿真和调试

现场可编程门阵列（Field Programmable Gate Arrays,FPGA）是一种可编程使用的信号处理器件。通过改变配置信息，用户可对其功能进行定义，以满足设计需求。通过开发，FPGA能够实现任何数字器件的功能。与传统数字电路相比，FPGA具有可编程、高集成度、高可靠性和高速等优点。 　　1 数字钟总体设计 　　本文以FPGA平台为基础，在QuartusⅡ开发环境下设计开发多功能数字钟。数字钟实现的功能如下： 　　1）计时功能：进行正常的时、分、秒计时，并由6只8段数码管分别显示时、分、秒时间。 　　2）校时功能：当时校时按键按下时，计时器时位迅速增加，并按24小时循环；

本文档基于vhdl设计数字时钟并且带有置数和闹钟功能。