搜索【，分频】的结果

vhdl 实现奇偶数分频,即任意整数分频

vhdl 实现奇偶数分频,即任意分频。文件为用quartus ii 10.0 建立工程，使用modelsim仿真

2021-12-07 13:30:57 666KB vhdl 实现奇偶数分频 即任整数意分频------ FPGA 分频

1

杭电数字电路课程设计-实验十六-定时与分频实验

杭电数字电路课程设计-实验十六-定时与分频实验内含包括代码，仿真，引脚配置全套文件，可直接打开工程

2021-12-06 13:48:18 3.53MB 杭电数字电路课程设计

1

Verilog HDL的任意的分频器设计

这是一个基于verilog语言的分频器的设计的代码，在设置的位宽范围以内任意系数的分频器均可以采用本代码。当然，讲寄存器的位宽设置更高，可以继续增加分频系数

2021-11-29 11:27:58 1KB 分频器

1

任意分频器

通过设计任意分频器，学习较复杂的数字系统的设计方法。通过设计任意分频器,掌握电路中人工生成分频时钟设计方法.分频器工作时分析分频出来的信号,掌握时钟信号的使用注意事项。完成任意分频器功能,通过端口输入分频系数,按照分频系数的值作信号分频,可以实现奇数分频和偶数分频两种分频方法

2021-11-29 11:03:24 379KB 分频器

1

三分频的奇数分频器设计程序+报告

EDA学习者 VHDL

2021-11-27 17:07:46 118KB EDA; 分频器 三分频 50%占空比

1

基于quartus2的3分频VHDL代码

已经仿真过了，没有问题，大家可以放心使用，且根据三分频的思想，我们可以设计任意奇数分频的电路。

2021-11-25 22:30:37 797B VHDL三分频

1

VHDL_分频器支持任意整数分频

一个简单的时钟分频器 VHDL语言写的

2021-11-25 14:57:28 639B 分频器

1

verilog实现任意的整数分频器

此代码是使用verilog实现任意的整数分频，通过更改参数即可实现，包括testbench验证代码功能

2021-11-25 10:56:31 7.37MB 分频器 verilog fpga

1

基于VHDL的占空比50%的奇数分频器

基于VHDL语言的占空比50%的奇数分频器的实现方法，源代码及原理说明。

2021-11-23 00:35:49 185KB vhdl 奇数分频器

1

Verilog七段数码管实现分时分频功能

Verilog七段数码管实现分时分频功能，之后还有计数，指示灯闪烁功能

2021-11-19 22:09:29 1KB Verilog 七段数码管 分时分频

1