只为小站
首页
域名查询
文件下载
登录
首页
行业
电信
FPGA实现 fir滤波器VHDL源码,本人在altera 芯片验证过(20Mhz时钟),处理速度和时钟同步
FPGA实现 fir滤波器VHDL源码,本人在altera 芯片验证过(20Mhz时钟),处理速度和时钟同步
上传者:
FPGA_DSP
|
上传时间: 2021-09-12 17:28:06
|
文件大小: 5KB
|
文件类型: VHD
FPGA
fir滤波器
VHDL
altera
FPGA实现 fir滤波器VHDL源码,本人在altera 芯片验证过(20Mhz时钟),方法笨重,但是处理速度和时钟同步,有意向作者方面研究的可以邮箱(fpga_dsp@qq.com)联系,别忘了注明本人信息,本人在fpga方面有许多信号处理及通信方面的成果,也有不少经验
文件下载
立即下载
评论信息
arthur_01 :
虽然使用VHDL写的,不过还是不错的,谢了
2015-09-25
liramon :
代码可行,多谢分享!
2014-10-08
simple_elwin :
东西很不错 就是分太高了
2013-10-14
renzhi6 :
资源还不错,建议尝试下载
2013-05-09
其他资源
开源离散元软件YADE源代码
MAC地址硬改 刷新工具全集
深入性能测试LoadRunner性能测试,流程,监控,调优全程实战剖析.pdf
【面向对象程序课程设计】万年历系统(含源代码)
mipsel-linux-gcc 4.8.4 Cygwin版
学生管理系统(SpringMVC+Spring+Mybatis)
GNU Radio 入门V 0.99
数字下变频DDC VHDL语言 FPGA
2018年同等学力申硕经济学综合真题及答案精解.pdf
基于改进TSVM的未知网络应用识别算法
披风
Hyperledger Fabric总结 xmind
2012年研究生数学建模竞赛试题.rar
android-support-v4
蓝桥杯CT117E嵌入式竞赛板省赛第八届代码
等级保护新标准2.0介绍.pptx
批修改Word中拉丁名为斜体
FPGA实现频率计设计工程
并网逆变器完整设计资料
ESP12原理图及封装库
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
餐饮零售
电信
电子政务
互联网
交通
教育
金融
旅游
嵌入式
外包
网络游戏
物流
医疗
制造
咨询
热门下载
云视通端口扫描器.rar
CUDA并行程序设计 GPU编程指南-中文扫描539页完整版pdf+高质量英文完整591页原版非扫描pdf
Autojs 例子 源码 1600多个教程源码
人体姿态检测
基于Servlet+jsp+mysql开发javaWeb学生成绩管理系统
西门子逻辑控制设计开发_3部10层
商用密码应用与安全性评估——霍炜.pdf
matpower5.0b1.zip
适用于eNSP 1.3.00 可加载的USG6000V防火墙设备包
2019综合测评仿真.zip
基于STM32的FFT频谱分析+波形识别
csma/ca和csma/cd的matlab仿真源代码带有详细的注释
RNN-LSTM卷积神经网络Matlab实现
python实现的学生信息管理系统—GUI界面版
CPLEX12.8学术版安装包:cplex_studio128.win-x86-64.exe
最新下载
机器学习基于python的信用卡欺诈案例报告
奇门遁甲手机软件
某单位车辆管理系统免费版
ADS Cree 的GAN Model(含CGH40010F等等)ADS2019-ADS2022
土木工程施工组织课程设计全套
kmeans算法
基于Multisim:数控脉宽脉冲信号发生器(含程序+报告).docx
发卡系统源码无授权版 带十多套模板
限指定进程网速的软件源码
Burp Suite Pro2022.2 Beta最新版