只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
用7段共阳数码管做的时钟 verilog程序
用7段共阳数码管做的时钟 verilog程序
上传者:
ab120053622
|
上传时间: 2019-12-21 19:22:29
|
文件大小: 3KB
|
文件类型: txt
七段数码管
FPGA
用7段共阳数码管做的时钟 verilog程序 // 时钟用4个数码管显示,显示秒和分,修改一下可以加上时或跑秒 // sys_clk为系统时钟:50MHz // seg_dat为输出给数码管的8个1bit信号 // seg_sl 为数码管位选通
文件下载
立即下载
评论信息
其他资源
基于群论的TM算法
前向欧拉法、后向欧拉法、梯形方法、改进欧拉方法MATLAB
JAVA下载远程Linux服务器的文件
verilog语言实现数字钟的设计
CV全能通用自动投票机(微信投票软件) v2019
利用Java输入输出流编程实现计算器
区间编码算法的分析与实现(源码)
OV5640_二值化.rar
WebSocketMan-bin-v1.0.8.zip
C++编程思想(完整版).PDF
qt二维码识别.rar
表达功能数据科学介绍000-源码
沙箱:用于node.js的漂亮javascript沙箱-源码
DSPTMS320F28335-AD7606.rar
Routing-Middleware-Controllers-Requests-Responses-Views-Blade Templates
最优二分搜索树(动态规划)
兴华养猪场管理系统
hadoop-2.6.0 win工具包 hadoop.dll winutils.exe
出入库管理系统软件
.NET C#硬件编程源码
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
画程(版本6.0.0.127)setup个人版
MPC 模型预测控制matlab仿真程序
非线性本构关系在ABAQUS中的实现.pdf
基于OpenCV的车牌号码识别的Python代码(可直接运行)
房价预测的BP神经网络实现_python代码
copula程序及算法.zip
基于YOLOV5的车牌定位和识别源码.zip
voc车辆检测数据集(已处理好,可直接训练)
SSM外文文献和翻译(毕设论文精品).doc
风电场风速及功率数据.zip
《MIMO-OFDM无线通信技术及MATLAB实现》高清PDF及源代码
先进PID控制Matlab仿真第4版-PDF+代码.zip
Elsevier爱思唯尔的word模板.zip
科研伦理与学术规范 期末考试2 (40题).pdf
matpower5.0b1.zip
最新下载
城市规划GIS技术应用指南_随书练习数据
5.8.0-mingw32-rel-static.7z
fdc2214模块原理图
大型企业总部网络构想、设计、实施
MT6735_Android_scatter.rar
MDK(v5.24)
OPC一键DCOM配置RV5.zip
shapeNet数据集,包括hdf5、带法向量、不带法向量等三种格式数据集-网盘下载链接(永久有效)
OPC配置帮助工具
lpmake.exe