基于VHDL的数字频率计设计

VHDL

基于VHDL的数字频率计设计,希望这个文档对大家有所帮助。

文件下载

评论信息

bmbbsf :

不错，很详细的
2014-07-06
yxj8582995 :

挺不错，有图的挺好，就是PDF总有个文件什么的比较麻烦
2012-11-15
日夜兼程 :

基于VHDL的数字频率计设计，内容很详细，设计思路清晰，附带很多结构图，程序设计分好模块，还有波形仿真，没什么错，谢谢
2012-05-10

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明