智能全数字锁相环的设计
在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进，设计了锁相状态检测电路，配合CPU对环路滤波参数进行动态智能配置，从而使锁相环快速进入锁定状态，在最短时间内正常工作并且提高输出频率的质量。
文件下载
评论信息
其他资源
- ENVI/IDL实现每个波段信噪比计算
- gns3各种ios下载（种子）
- 技嘉GA-P75-D3 REV1.1最新BIOS F11（官网没有）
- 蜘蛛机器人STL文件
- kaggle 上“give me some credit” 信用比赛的原始数据
- 2019年11月份高级信息系统项目管理师考试葵花宝典之金色题库、考点汇编暨案例论文解析、历年真题分类详细解析(三本，完整).zip
- GA遗传算法C++实现，控制台演示
- arduino平台下CC2520 zigbee模块的驱动
- 东北大学数据结构实验-Printer Simulation（java语言）
- DNAseq：DNA重排信息-源码
- CC-RH Compiler User's Manual.pdf
- STM8S105KXT6C STM8开发板AD设计硬件原理图+PCB+封装库+BOM文件.zip
- Sybase SQLAnywhere10 相关文档.rar
- 游戏核心算法编程内幕.pdf
- 数字麦克卢汉
- NI myRIO 电机驱动器
- 深思最新写锁工具授权驱动582【全国版】
- SpringClouud zuul +oauth 实现权限控制
- 高光谱遥感图像FuzzyMeansCluster算法-matlab.rar
- 高考志愿填报参谋软件
- 图书商城sql文件
- 软考网络工程师历年真题（2009-2019上半年）包含答案，包含详细解析
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明