基于FPGA的全数字锁相环设计
在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进，设计了锁相状态检测电路，配合CPU对环路滤波参数进行动态智能配置，从而使锁相环快速进入锁定状态，在最短时间内正常工作并且提高输出频率的质量。
文件下载
评论信息
其他资源
- FoxitReader SDK Pro ActiveX 3.0 本人破解版
- 常用AD元件库、封装库、3D封装库.zip
- USBCAB.dll、ControlCAN.dll64位库+QT5例程+上位机程序接口说明文档
- python dlib 训练人脸特征点检测器
- 一个射线追踪的程序（fortran）
- 2011年数学建模B题优秀论文
- getdata软件破解版+教程
- 广东省数字政府建设总体规划（2018-2020年）实施方案
- C# HTTPS GET
- Adobe Audition3.0扩展编码器 Audition3.0FilterSetup.zip
- GDSII viewer
- C# .NET完美车牌识别系统.
- WAN综合实验-1.pka
- Unity3D铅笔风格滤镜
- 绕翼型网格生成源程序
- 数学建模算法全收录.zip
- 【极光】2020年Q4移动互联网行业数据研究报告.pdf
- python二进制求组合数，且输出每种组合
- JSP 音乐点播系统
- php班级网站
- 相机网络接口通用编程 VC
- geoJson 各地市各县的 JSON地图文件
- TBCNN 源码
- ArcGIS 9.3.1 9.3SP1 汉化补丁（覆盖安装目录Bin即可）
- 获取多核CPU使用率，设置CPU亲和性
- 大学电路和模拟电子技术期末复习汇总资料
- s7-200梯形图(LAD)编程参考手册
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明