四位全加器verilog代码
`timescale 1ns/1ns
module fulladd_4(sum,c_out,a,b,c_in);
output [3:0] sum;
output c_out;
input [3:0] a,b;
input c_in;
wire p0,g0,p1,g1,p2,g2,p3,g3;
wire c4,c3,c2,c1;
............
............
文件下载
评论信息
-
-
-
harry_hhh :对于学习非常有帮助2018-04-12 -
-
stypen :东西非常好2017-10-28
-
-
zxc382194270 :简单实用，东西挺好的2014-02-18
-
-
crazydunky :对于学习非常有帮助2013-10-21
-
其他资源
- 应用密码学手册.中文版(Alfred.Menezes).
- Android LocationManager 获取经纬度和卫星信息
- PXE网络克隆工具包(GhostSrv+Tftpd32+maxdos.pxe启动文件)
- Pygame游戏源代码：网络版双人对战贪吃蛇
- ECG Viewer
- 武汉理工大学自动化学院研究生复试面试150题与答案汇编.doc
- 高精度室内可见光定位算法
- C# mvc 订单系统(数据库+源码)
- 13个js版gantt甘特图控件集合
- 工程数学线性代数同济第六版全程学习指导与习题精解
- pso工具箱 matlab
- 福州大学 物理与信息工程学院 考研专业英语历年真题1
- apache-tomcat-9.0.30.rar
- 2021年《初级会计实务》第4章（无答案版）.docx
- java-face人脸识别程序（代码）
- C# WinForm实践开发教程
- 边缘计算参考架构2.0
- pyexcel技术文档
- 基于MIP神经网络分类器的OCR字符识别，内含训练图片和识别图片
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明