基于FPGA的高速流水线浮点乘法器设计与实现
设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法，改进的4:2压缩结构和部分积求和电路，完成Carry Save形式的部分积压缩，再由Carry Look-ahead加法器求得乘积。时序仿真结果表明该乘法器可稳定运行在80M的频率上，并已成功运用在浮点FFT处理器中。
文件下载
评论信息
其他资源
- 基于labview 模拟温度采集子VI
- gstreamer+QT播放器
- neo4j-desktop
- usb_typec接口cadance的pcb封装，前插后贴，12pin
- 南京市shp图
- 朴素贝叶斯python实现
- 基于51单片机GPS定位系统经纬度GSM短信上报设计-完整源程序（C语言含详细备注）.zip
- 哈工大计算机系统课件.zip
- Java实现简易画图板
- isprs点云数据
- UR编程一天通.pdf
- Matlab自动识别串口设备名称
- 大数据实体解析：大数据实体解析-源码
- 我所认识的应力与应变的关系.doc
- deploy.yaml
- navicat for mysql 数据库管理工具
- 2017年山东省省属事业单位教师招聘考试密卷（八）.pdf
- 通达OA签名控件websign.dll 4.0.4.6（简单破解）
- SDCMS微信公众平台管理系统 v1.0
- LIBKML入门及示例代码
- Eclipse驼峰和下划线互转
- 蚁群算法-TSP旅行商
- 基于matlab的坐标转换系统设计与实现
- MFC简单通讯录制作
- C#应用程序界面美化包
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明