基于FPGA的数字秒表设计与实现
在Quartus II软件平台的基础上，基于VHDL语言及图形输入，采用FPGA设计了一款数字秒表，同时，给出了数字秒表系统设计方案及各个功能模块的设计原理。通过对系统进行编译、仿真，并下载到Cyclone系列EP2C5Q208C8器件中进行测试，结果表明，本设计能实现计时显示、启停、复位及计时溢出报警功能。
文件下载
评论信息
其他资源
- IE11离线安装包（亲测可用）
- 哈工大sse题库
- ACM巨全模板 .pdf
- 基于EKF算法的SOC估算simulink模型
- ASP.NET网上商城完整源码
- 张先迪 李正良 图论及其应用课后题1-3章答案
- 东北大学软件学院数据库期末复习资料.zip
- opencv_contrib-3.4.1
- 蓝牙协议2.0+EDR
- 在水一方地图.apk
- 舵机随机摆动.zip
- 1、Axure9.0实现简单的导航或tab切换.mp4
- 2017年山东省事业单位考试教师类密卷（六）答案解析.pdf
- 树菜单-源码
- 《C#数据库系统开发案例精选》源代码
- python爬虫爬进击的巨人漫画
- json+select 下拉框级联菜鸟
- 用vb求解矩阵的逆，多种方法
- 丢番图方程求解
- 《计算机软件工具及维护实验》期末考试
- Struts2_day03笔记
- FUNDAMENTALS OF Database Systems 第7版
- {必牛}[2D网络游戏引擎][第四课 图片资源编辑器(三)7]
- Android jni从入门到精通必备jni API文档
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明