基于FPGA的锁相环位同步提取电路设计
同步是通信系统中一个重要的问题。在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻，才能对数字信息作出正确的判决。利用全数字锁相环可直接从接收到的单极性不归零码中提取位同步信号。
文件下载
评论信息
其他资源
- 使用Java实现串口通信demo下载
- 本程序是LDPC的Matlab便解码实现
- 三维重建Matlab(稠密重建)
- 现代通信技术试题+答案
- 非常好的winbugs课件
- Asp.Net从入门到精通(第3版)源码
- Channel Codes Classical and Modern Ryan&林舒（英文版）
- 《matlab从零到进阶》谢中华 课件数据与程序
- 数字信号处理C语言各种算法实现
- 苹果鼠标在WIN系统下中间滚轮键 magic mouse 2 win10驱动
- matlab 数字升余弦仿真
- c#实现从Excel导入数据到textbox中
- Altium designer 四位集成多功能数码管
- MYGraphicsDemo1.rar
- 全面了解MySql中的事务
- linux-tools-tar.zip
- Mastering your PhD
- mysql-connector-java
- 北京动力节点-Reyco郭-Spring4讲义
- eclipse UML 插件 AmaterasUML
- Android本地wifi密码查看器源码
- 一种基于整数小波变换的数字水印算法
- matlab7.0simulink6.0的建模仿真开发与高级工程应用
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明