基于FPGA的DDS+DPLL跳频信号源设计
针对跳频通信系统有固有噪声的特点，结合DDS+DPLL高分辨率、高频率捷变速度的优点，并采用Altera公司的Quartus-Ⅱ_10．1软件进行设计综合，提出了一种新型的跳频信号源。结果表明，该设计中DPLL时钟可达到120 MHz，性能较高，而仅使用了30个LUT和18个触发器，占用资源很少。
文件下载
评论信息
其他资源
- Java+MySQL物流信息管理系统源码
- Linux综合作业
- Sec中文编程工具－程序、网站和游戏开发
- 基于Smart4418开发板+Qt 开发的离子色谱仪
- 北邮 计算机系统结构实验五——指令调度与延迟分支
- 16×16点阵(滚动显示)\汉字LED点阵显示
- TB6612FNG驱动电机
- Microsoft SQL Server 2008技术内幕T-SQL语言基础(中文版).pdf
- 计算机专业顶岗实习报告
- C++程序员面试题集
- 习性-源码
- 800页16年91运营公开课实录资料.pdf
- FTTB组网场景(EPON组网,无HGW,LAN接入) 配置案例.zip
- 04整体管理-2020系统集成项目管理工程师(高级案例高分论文).docx
- 网站销售系统数据库图.rar
- Lookup查找最后一个价格.xlsx
- Java编写的k-means文本聚类算法
- GMP大数库实现大整数模以及Miller Rabin素数测试算法
- 答题助手，调试模式截图，自动调用搜索引擎搜索。
- Riemannian Computing in Computer Vision
- RTEX设计资料大全
- MATLAB R2014a完全自学一本通(下)
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明