基于FPGA的通用异步收发器设计
采用Verilog HDL语言作为硬件功能的描述，运用模块化设计方法分别设计了通用异步收发器(UART)的发送模块、接收模块和波特率发生器，并结合现场可编程门阵列(FPGA)的特点，实现了一个可移植的UART模块。该设计不仅实现了串行异步通信的主要功能，而且电路简单，工作稳定、可靠，可以将其灵活地嵌入到各个通信系统中。
文件下载
评论信息
其他资源
- ASP.NET源码项目
- ARM Cortex M4嵌入式实战开发精解 基于STM32F4
- 免登录破解 Control4.Composer.zip
- 《反编译技术与软件逆向分析》pdf版
- LayaAir见缝插针
- 分支限界法实现0-1背包
- Kardia智能心电图监测仪苹果版
- json所需jar及js.rar
- ENVI拓展工具
- 新华字典数据MYSQL包
- 在自己的应用程序中嵌入Office,操作word文档.zip
- HeadlessChromeR：Chromote前端-源码
- Cryptanalysis of round-reduced ASCON
- apache-tomcat-8.0.26.zip
- 【百度网盘】SSH企业案例erp_项目整合-完整高清视频+源码
- 一个文本分类系统
- 通用商城后台管理系统模板源码
- 佳博条码打印机编程接口包tsclib.rar
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明