基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- c#做的Discuz论坛源代码
- zynq soc 7010 核心板原理图
- PHP动态网站开发实例教程（第2版_钱兆楼+刘万辉）资源48368
- 一些常用的测量程序（c#）
- 8086 8个开关控制8个LED
- 干涉相位滤波（均值、中值、圆周期）.7z
- 精雕写狗软件
- 仿今日头条源代码
- Android代码-移动日记本功能包含传统的日记本和音频日记视频日记实现私密日记和普通日记。.zip
- launcher_profiles.json
- 手写体数字识别原始数据和贝叶斯代码python实现
- 西门子1200与MCGS 通信数据解析.zip
- 结构力学习题集42p.pdf
- 例子-源码
- 2016年清华大学科技成果重点推广项目.pdf
- kinetis_KE18-datasheet 中文版.docx
- Matlab_WebRTC_回声消除_fullaec
- 学生选课系统 C语言版
- 地图打印输出与制图自动化
- apache-tomcat-7.0.56-windows-x64
- Hadoop权威指南.pdf
- DS3231高精度时钟驱动及数码管显示时间
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明