基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- 晴天群优化V2.6.rar
- 黑马校验可用版
- matlab代码实现模拟ps软件部分功能
- matlab预处理-加窗-分帧
- matlab使用有限元方法求解偏微分方程
- C# EF6连接、操作Mysql教程和增删改查示例源码
- 基于Qt开发的12306汽车售票系统
- tomcat（各个版本都可以）+memcached所需jar包
- Quartus_II_9.1_x64破解器
- 图书大数spark java echarts图书大数据爬虫 mysql 包调试文档web 报告据.rar
- Nextcloud-3.1.2-setup .exe
- 信息学奥赛系列课程（三阶段）-2021_01_23_第3版(A).pdf
- 05SG522钢与混凝土组合楼（屋）盖结构构造.pdf
- Unity3D 太空射击游戏C#源码，对新手有帮助
- 安卓打印驱动最全驱动源码库(usbSerialForAndroid)
- 基于Android系统的华容道游戏的开发
- 基于VHDL的FIR滤波器的源代码
- 风力风电机模型
- 安卓网龙面试题
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明