基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- EET安装包及运行文件
- matlab卷积码程序
- Android蓝牙4.0版，可收发显示强度值
- 基于Socket的远程控制系统
- ROS入门实例2017最新版-中文pdf
- WPF富文本编辑器,开源代码demo仿word
- 1602LCD显示仿手机键盘按键字符
- 重写Spinner类，实现点击后弹出带有确认，取消按钮的dialog
- RFID安全加密
- pyodbc3.0.7
- SAP财务实战（转载）
- C++离线农历库.rar
- springcloud-gateway-master.zip
- 大学生《会计学原理》课后练习题-每章训练题（含答案）.pdf
- probes-api：软件活动计数-Probes Open API-源码
- PhotoModeler基于功能的视频11
- 1.5mm间距表贴接插件直角ZH1.5 LT WS 2P-16P 连接器PCB封装库3D库（AD库）.zip
- 网络工程_VRRP简单配置.docx
- openfire的Android客户端实现
- 配电网遍历算法.docx
- Xtreme RAT3.6远程控制源代码
- 实验室设备管理系统c++代码
- 解决AUTOCAD 2019 net wizard 安装时提示未安装.net framework 4.7
- mybatis-generator 代码自动生成工具---内有详细介绍
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明