基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- IMM人脸数据库
- 数据仓库与数据挖掘技术PPT
- RRT树搜索路径算法
- 卷积神经网络CNN笔记（理解CNN数学原理的指南）.pdf
- MIT算法导论公开课的课程笔记（个人总结）
- 21天学通Python高清Pdf+源代码+PPT
- EMD分解并绘制希尔伯特时频谱
- drools最全中文文档
- 电子科技大学硕博士学位论文latex模板
- FPGA与语音芯片WM8731程序加SIGNAL TAP仿真
- 组合优化课件 运筹学
- 华东师范大学431金融学综合历年考研真题汇编
- altium designer9破解包
- 安卓 android Wechat微信开源代码分享
- ASP网上招聘网站（含SQL数据库）
- ios 11.4 真机调试包
- AT91SAM7SXX的USART_PDC通信
- OpenGL环境下贴图法画树代码
- 关于matlab数字图像处理的知网论文
- java实现人脸识别
- 物业管理系统（源码+数据库）
- DOSBox Windows下的DOS虚拟机
- Java企业进销存管理系统(论文+程序+源代码)
- Pro HTML5 and CSS3 Design Patterns.pdf 下载
- Devexpress 中文说明文档（winform）
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明